インテルのみ表示可能 — GUID: nno1566294878091
Ixiasoft
1.1. SEUの緩和の手法
インテル® Quartus® Prime開発ソフトウェアでは、デザインに対するSEUの影響を検出、訂正、特性評価するためのいくつかの機能を提供します。さらに、 Intel Agilex® 7 FPGAには、エラーの検出と訂正を支援する専用回路が含まれています。
Intel Agilex® 7 SEUの緩和機能は、次のような利点をシステムにもたらします。
- システムが常に適切に機能することの保証
- SEUイベントによるシステム障害の防止
- システムにとって重要な場合のSEUイベントの処理
エリア | SEU緩和のアプローチ |
---|---|
誤り検出訂正 | エラー検出および訂正 (EDC) 機能をイネーブルして、CRAM SEUイベントを検出し、CRAMの内容を自動的に訂正します。 |
メモリーブロックの誤り訂正コード | Intel Agilex® 7 M20Kメモリーブロックの誤り訂正コード (ECC) 機能と特別なレイアウトデザインを利用して、SEUの時間内障害 (FIT) 率をほぼゼロに削減します。 |
SEUセンシティビティー・プロセス | センシティビティー・プロセス機能を使用して、CRAMビット位置のSEUがコンパイルされたFPGAデザイン・ビットストリーム・ファイルの機能にとって重要かどうかを識別します。 |
フォールト・インジェクション | フォールト・インジェクション機能を使用すると、CRAMの状態を意図的に変更してエラーをトリガーすることで、SEUイベントに対するシステムの応答を検証できます。 Intel Agilex® 7は、M20KブロックへのECCエラー挿入をサポートします。 |
階層タグ付け | 階層タグ付けをセンシティビティー・プロセスおよびフォールト・インジェクションとともに使用して、SEUを報告し、デザインロジックの特定の部分へのエラー挿入を制限します。 |
トリプルモジュラー冗長性 | ステートマシンなどの重要なロジックでトリプルモジュラー冗長性 (TMR) 技術を使用して、ハードウェアのフォールトトレランスを向上させます。 |