インテルのみ表示可能 — GUID: lym1566295541656
Ixiasoft
4.4. 階層タグ付けのための領域の割り当て
タグ付け用のFPGA領域を定義するには、ASD領域をその位置に割り当てます。Design Partitions Windowウィンドウでは、デザイン階層の任意の部分にASD領域値を指定できます。
- インテル® Quartus® Primeメニューから、Assignments > Design Partitions Windowを選択します。
- Design Partitions WindowにASD Region列が表示されていない場合は、ヘッダー行の任意の位置を右クリックして、ASD Regionをオンにします。
図 9. Design Partitions WindowのASD Region列
- パーティションのロジック・センシティビティーID値を0 から32の範囲で入力し、特定のASD領域に割り当てます。
ロジック・センシティビティーIDは、パーティションに関連付けるセンシティビティー・タグを表します。
- センシティビティー・タグ 1 は割り当てがないことを意味し、基本的なセンシティビティー・レベル、つまり「デザインで使用される領域」を示します。
- センシティビティー・タグ 0 は予約済みで、未使用のCRAMビットを示します。パーティションを明示的に 0 に設定して、そのパーティションが重要ではないことを示すことができます。この設定では、パーティションがセンシティビティー・マッピングから除外されます。
注: 複数のデザイン・パーティションに同じセンシティビティー・タグを使用できます。
デザインをコンパイルすると、 インテル® Quartus® Prime開発ソフトウェアは、.sof ファイルの生成中に標準の インテル® 16進数 (ビッグ・エンディアン) .smh ファイルとしてセンシティビティー・データを生成します。