Intel Agilex® 7 SEUの緩和ユーザーガイド

ダウンロード PDF
ID 683128
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7 SEU緩和の概要 2. Intel Agilex® 7 CRAMエラーの軽減 3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出 4. Intel Agilex® 7 SEUの緩和実装ガイド 5. IPおよびソフトウェアのリファレンス 6. Intel Agilex® 7 SEUの緩和ユーザーガイドのアーカイブ 7. Intel Agilex® 7 SEUの緩和ユーザーガイドの改訂履歴
1. Intel Agilex® 7 SEU緩和の概要 x
1.1. SEUの緩和の手法 1.2. コンフィグレーションRAM 1.3. メモリーブロック 1.4. セキュア・デバイス・マネージャーECCおよびSmartVID 1.5. トリプルモジュラー冗長性 1.6. 故障率
2. Intel Agilex® 7 CRAMエラーの軽減 x
2.1. CRAMエラーの検出と訂正 2.2. エラー・メッセージ・キュー 2.3. スクラブ 2.4. SEUセンシティビティー・プロセス 2.5. デザイン階層のセンシティビティー分類 2.6. アップセットに対するシステム応答の評価
2.4. SEUセンシティビティー・プロセス x
2.4.1. Advanced SEU Detection Intel® FPGA IP
2.4.1. Advanced SEU Detection Intel® FPGA IP x
2.4.1.1. Advanced SEU Detection Intel® FPGA IPのリリース情報 2.4.1.2. オンチップ・ルックアップ・センシティビティー・プロセス 2.4.1.3. オフチップ・ルックアップ・センシティビティー・プロセス 2.4.1.4. センシティビティー・マップ・ヘッダーのルックアップ
2.5. デザイン階層のセンシティビティー分類 x
2.5.1. 階層タグ付け
2.6. アップセットに対するシステム応答の評価 x
2.6.1. Fault Injection Debugger
3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出 x
3.1. SDM ECCエラー・メッセージ・ビット 3.2. SmartVIDエラー・メッセージ・ビット 3.3. SDM ECCおよびSmartVIDエラー信号の動作
4. Intel Agilex® 7 SEUの緩和実装ガイド x
4.1. SEU_ERROR ピンの設定 4.2. SEUの緩和機能のセットアップ 4.3. 優先スクラブのイネーブル 4.4. 階層タグ付けのための領域の割り当て 4.5. センシティビティー・マップ・ヘッダー 4.6. Fault Injection Debuggerの使用
4.5. センシティビティー・マップ・ヘッダー x
4.5.1. .smh ファイルのメモリーへのプログラム 4.5.2. センシティビティー・マップ・ヘッダーの検索
4.5.2. センシティビティー・マップ・ヘッダーの検索 x
4.5.2.1. センシティビティー・マップ・ヘッダーのリビジョン4ファイル形式のリファレンス
4.6. Fault Injection Debuggerの使用 x
4.6.1. Fault Injection Debuggerの起動とセットアップ 4.6.2. Software Object File (.sof) を使用したデバイスのコンフィグレーション 4.6.3. フォールト・インジェクションのための領域の制約 4.6.4. ランダムな位置へのエラーの挿入 4.6.5. 特定の位置へのエラーの挿入 4.6.6. ダブル隣接エラーの挿入 4.6.7. SDM ECCエラーの挿入 4.6.8. Signal Tapを使用したSEUまたはSDM ECCエラーの解析
4.6.6. ダブル隣接エラーの挿入 x
4.6.6.1. ダブル隣接エラーの挿入: コマンドライン・インターフェイス 4.6.6.2. ダブル隣接エラーの挿入: GUI
4.6.7. SDM ECCエラーの挿入 x
4.6.7.1. SDM ECCエラーの挿入: コマンドライン・インターフェイス 4.6.7.2. SDM ECCエラーの挿入: GUI
5. IPおよびソフトウェアのリファレンス x
5.1. Advanced SEU Detection Intel® FPGA IPのリファレンス 5.2. Fault Injection Debuggerのソフトウェア・リファレンス
5.1. Advanced SEU Detection Intel® FPGA IPのリファレンス x
5.1.1. Advanced SEU Detection Intel® FPGA IPのパラメーター設定 5.1.2. Advanced SEU Detection IPコアのポート
5.2. Fault Injection Debuggerのソフトウェア・リファレンス x
5.2.1. Fault Injection Debugger GUIツール 5.2.2. Fault Injection Debuggerコマンドライン・インターフェイス
1. Intel Agilex® 7 SEU緩和の概要
2. Intel Agilex® 7 CRAMエラーの軽減
3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出
4. Intel Agilex® 7 SEUの緩和実装ガイド
5. IPおよびソフトウェアのリファレンス
6. Intel Agilex® 7 SEUの緩和ユーザーガイドのアーカイブ
7. Intel Agilex® 7 SEUの緩和ユーザーガイドの改訂履歴

4.5.2.1. センシティビティー・マップ・ヘッダーのリビジョン4ファイル形式のリファレンス

表 8.   Intel Agilex® 7デバイス用のセンシティビティー・マップ・ヘッダーのリビジョン4ファイル形式
ブロック サブブロック 32ビット・ワード ビット 説明
センシティビティー・マップ・ヘッダー - 0 [31:0] .smh 形式の識別ワードとそのバージョン (0xXE445341)
1 [31:8] 予約済み
[7:0] 高度なSEU検出 (ASD) 領域のビットマスク・サイズ。ASD領域のビットマスク・サイズは、デザイン内の最大ASD領域IDの上限の2の累乗です。サイズは1、2、4、8、16、または32です。
2 [31:0] セクター情報ブロックのアドレス
セクター情報ブロック セクター0情報 0 [31:0] セクター0エンコード方式のアドレス
1 [31:0] エンコードされたセクター0センシティビティー・データのアドレス
2 [23:8] セクター0で使用されるASD領域ビットマスクの数 (.smh タグの数)。値0は、セクター内に機密ビットがないことを示します。
[7:0] セクター0の .smh タグサイズ (ビット単位)。サイズは1、2、4、8です。
… … … …
セクターN情報 N×3..N×3+2 … …
セクター・エンコーディング・ブロック セクター・エンコーディング0 0 [31:16] 識別ワード (0xEEEE)
[15:0] 単一フレームのエンコード (ビット→タグ・インデックス) マップのサイズ (バイト単位)
1 [31:0] フレーム情報のアドレス (FADD)
2 [31:0] フレーム・エンコーディング・マップのアドレス (EADD)
FADD [31:20] フレーム0のエンコーディング・マップのインデックス
[19:0] フレーム0のセクター・センシティビティー・データのセンシティビティー・データ・オフセット
… … …
FAAD+K [31:20] 最後のフレームのエンコーディング・マップのインデックス
[19:0] 最後のフレームのセクター・センシティビティー・データのセンシティビティー・データ・オフセット
EADD  

フレーム・エンコーディング・マップ0。このマップには、フレーム内の「ビット位置」とフレーム・センシティビティー・データ内の16ビットの「ビット・グループ・センシティビティー・タグ・インデックス」のマッピングが含まれています。

フレーム内のすべてのファントムビットについては、センシティビティー・データが必要ないため、「ビット・グループ・センシティビティー・インデックス」は 0xFFFF に設定されます。
… … …
… … … …
セクター・エンコーディングN ... ... ...
セクター・センシティビティー・データ セクター0データ 0 [31:16] セクターデータ識別ワード (0xDDDD)
[15:0] 予約済み
1..L  

L= (ASD領域のビットマスク・サイズ × セクターのASD領域マスクの数 + 31)/32 のセクター領域のマップ

L+1  

エンコードされたフレーム・センシティビティー・データ。各フレームのデータは、オフセット = L+1+フレーム・センシティビティー・データのオフセット×セクター .smh タグのサイズ に配置されます。

… … … …
セクターNデータ … ... ...
レベル 2 の表題