Intel Agilex® 7 SEUの緩和ユーザーガイド

ダウンロード PDF
ID 683128
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7 SEU緩和の概要 2. Intel Agilex® 7 CRAMエラーの軽減 3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出 4. Intel Agilex® 7 SEUの緩和実装ガイド 5. IPおよびソフトウェアのリファレンス 6. Intel Agilex® 7 SEUの緩和ユーザーガイドのアーカイブ 7. Intel Agilex® 7 SEUの緩和ユーザーガイドの改訂履歴
1. Intel Agilex® 7 SEU緩和の概要 x
1.1. SEUの緩和の手法 1.2. コンフィグレーションRAM 1.3. メモリーブロック 1.4. セキュア・デバイス・マネージャーECCおよびSmartVID 1.5. トリプルモジュラー冗長性 1.6. 故障率
2. Intel Agilex® 7 CRAMエラーの軽減 x
2.1. CRAMエラーの検出と訂正 2.2. エラー・メッセージ・キュー 2.3. スクラブ 2.4. SEUセンシティビティー・プロセス 2.5. デザイン階層のセンシティビティー分類 2.6. アップセットに対するシステム応答の評価
2.4. SEUセンシティビティー・プロセス x
2.4.1. Advanced SEU Detection Intel® FPGA IP
2.4.1. Advanced SEU Detection Intel® FPGA IP x
2.4.1.1. Advanced SEU Detection Intel® FPGA IPのリリース情報 2.4.1.2. オンチップ・ルックアップ・センシティビティー・プロセス 2.4.1.3. オフチップ・ルックアップ・センシティビティー・プロセス 2.4.1.4. センシティビティー・マップ・ヘッダーのルックアップ
2.5. デザイン階層のセンシティビティー分類 x
2.5.1. 階層タグ付け
2.6. アップセットに対するシステム応答の評価 x
2.6.1. Fault Injection Debugger
3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出 x
3.1. SDM ECCエラー・メッセージ・ビット 3.2. SmartVIDエラー・メッセージ・ビット 3.3. SDM ECCおよびSmartVIDエラー信号の動作
4. Intel Agilex® 7 SEUの緩和実装ガイド x
4.1. SEU_ERROR ピンの設定 4.2. SEUの緩和機能のセットアップ 4.3. 優先スクラブのイネーブル 4.4. 階層タグ付けのための領域の割り当て 4.5. センシティビティー・マップ・ヘッダー 4.6. Fault Injection Debuggerの使用
4.5. センシティビティー・マップ・ヘッダー x
4.5.1. .smh ファイルのメモリーへのプログラム 4.5.2. センシティビティー・マップ・ヘッダーの検索
4.5.2. センシティビティー・マップ・ヘッダーの検索 x
4.5.2.1. センシティビティー・マップ・ヘッダーのリビジョン4ファイル形式のリファレンス
4.6. Fault Injection Debuggerの使用 x
4.6.1. Fault Injection Debuggerの起動とセットアップ 4.6.2. Software Object File (.sof) を使用したデバイスのコンフィグレーション 4.6.3. フォールト・インジェクションのための領域の制約 4.6.4. ランダムな位置へのエラーの挿入 4.6.5. 特定の位置へのエラーの挿入 4.6.6. ダブル隣接エラーの挿入 4.6.7. SDM ECCエラーの挿入 4.6.8. Signal Tapを使用したSEUまたはSDM ECCエラーの解析
4.6.6. ダブル隣接エラーの挿入 x
4.6.6.1. ダブル隣接エラーの挿入: コマンドライン・インターフェイス 4.6.6.2. ダブル隣接エラーの挿入: GUI
4.6.7. SDM ECCエラーの挿入 x
4.6.7.1. SDM ECCエラーの挿入: コマンドライン・インターフェイス 4.6.7.2. SDM ECCエラーの挿入: GUI
5. IPおよびソフトウェアのリファレンス x
5.1. Advanced SEU Detection Intel® FPGA IPのリファレンス 5.2. Fault Injection Debuggerのソフトウェア・リファレンス
5.1. Advanced SEU Detection Intel® FPGA IPのリファレンス x
5.1.1. Advanced SEU Detection Intel® FPGA IPのパラメーター設定 5.1.2. Advanced SEU Detection IPコアのポート
5.2. Fault Injection Debuggerのソフトウェア・リファレンス x
5.2.1. Fault Injection Debugger GUIツール 5.2.2. Fault Injection Debuggerコマンドライン・インターフェイス
1. Intel Agilex® 7 SEU緩和の概要
2. Intel Agilex® 7 CRAMエラーの軽減
3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出
4. Intel Agilex® 7 SEUの緩和実装ガイド
5. IPおよびソフトウェアのリファレンス
6. Intel Agilex® 7 SEUの緩和ユーザーガイドのアーカイブ
7. Intel Agilex® 7 SEUの緩和ユーザーガイドの改訂履歴

2.5. デザイン階層のセンシティビティー分類

各ロジックブロックの重要性を分類するには、デザイン・パーティションを生成し、 インテル® Quartus® Prime開発ソフトウェアでそれらにセンシティビティーIDタグを割り当てます。ソフトウェアは、これらの分類を .smh ファイルに格納します。動作エラーが発生した場合、システムはファイルを参照してエラーの重大度を判断し、適切なアクションを実行できます。

インテル® Quartus® Prime開発ソフトウェアは、デザイン全体のセンシティビティー・マスクを生成します。.smh ファイルには、デザインの機密ビットのマスクが圧縮形式で含まれています。

  • .smh ファイルを生成するには、 インテル® Quartus® Prime開発ソフトウェアのライセンス版が必要です。
  • .smh ファイルにアクセスするには、Advanced SEU Detection Intel® FPGA IPのインスタンスをデザインに追加します。

セクションの内容
階層タグ付け

関連情報
レベル 2 の表題