Intel Agilex® 7 SEUの緩和ユーザーガイド

ダウンロード PDF
ID 683128
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7 SEU緩和の概要 2. Intel Agilex® 7 CRAMエラーの軽減 3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出 4. Intel Agilex® 7 SEUの緩和実装ガイド 5. IPおよびソフトウェアのリファレンス 6. Intel Agilex® 7 SEUの緩和ユーザーガイドのアーカイブ 7. Intel Agilex® 7 SEUの緩和ユーザーガイドの改訂履歴
1. Intel Agilex® 7 SEU緩和の概要 x
1.1. SEUの緩和の手法 1.2. コンフィグレーションRAM 1.3. メモリーブロック 1.4. セキュア・デバイス・マネージャーECCおよびSmartVID 1.5. トリプルモジュラー冗長性 1.6. 故障率
2. Intel Agilex® 7 CRAMエラーの軽減 x
2.1. CRAMエラーの検出と訂正 2.2. エラー・メッセージ・キュー 2.3. スクラブ 2.4. SEUセンシティビティー・プロセス 2.5. デザイン階層のセンシティビティー分類 2.6. アップセットに対するシステム応答の評価
2.4. SEUセンシティビティー・プロセス x
2.4.1. Advanced SEU Detection Intel® FPGA IP
2.4.1. Advanced SEU Detection Intel® FPGA IP x
2.4.1.1. Advanced SEU Detection Intel® FPGA IPのリリース情報 2.4.1.2. オンチップ・ルックアップ・センシティビティー・プロセス 2.4.1.3. オフチップ・ルックアップ・センシティビティー・プロセス 2.4.1.4. センシティビティー・マップ・ヘッダーのルックアップ
2.5. デザイン階層のセンシティビティー分類 x
2.5.1. 階層タグ付け
2.6. アップセットに対するシステム応答の評価 x
2.6.1. Fault Injection Debugger
3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出 x
3.1. SDM ECCエラー・メッセージ・ビット 3.2. SmartVIDエラー・メッセージ・ビット 3.3. SDM ECCおよびSmartVIDエラー信号の動作
4. Intel Agilex® 7 SEUの緩和実装ガイド x
4.1. SEU_ERROR ピンの設定 4.2. SEUの緩和機能のセットアップ 4.3. 優先スクラブのイネーブル 4.4. 階層タグ付けのための領域の割り当て 4.5. センシティビティー・マップ・ヘッダー 4.6. Fault Injection Debuggerの使用
4.5. センシティビティー・マップ・ヘッダー x
4.5.1. .smh ファイルのメモリーへのプログラム 4.5.2. センシティビティー・マップ・ヘッダーの検索
4.5.2. センシティビティー・マップ・ヘッダーの検索 x
4.5.2.1. センシティビティー・マップ・ヘッダーのリビジョン4ファイル形式のリファレンス
4.6. Fault Injection Debuggerの使用 x
4.6.1. Fault Injection Debuggerの起動とセットアップ 4.6.2. Software Object File (.sof) を使用したデバイスのコンフィグレーション 4.6.3. フォールト・インジェクションのための領域の制約 4.6.4. ランダムな位置へのエラーの挿入 4.6.5. 特定の位置へのエラーの挿入 4.6.6. ダブル隣接エラーの挿入 4.6.7. SDM ECCエラーの挿入 4.6.8. Signal Tapを使用したSEUまたはSDM ECCエラーの解析
4.6.6. ダブル隣接エラーの挿入 x
4.6.6.1. ダブル隣接エラーの挿入: コマンドライン・インターフェイス 4.6.6.2. ダブル隣接エラーの挿入: GUI
4.6.7. SDM ECCエラーの挿入 x
4.6.7.1. SDM ECCエラーの挿入: コマンドライン・インターフェイス 4.6.7.2. SDM ECCエラーの挿入: GUI
5. IPおよびソフトウェアのリファレンス x
5.1. Advanced SEU Detection Intel® FPGA IPのリファレンス 5.2. Fault Injection Debuggerのソフトウェア・リファレンス
5.1. Advanced SEU Detection Intel® FPGA IPのリファレンス x
5.1.1. Advanced SEU Detection Intel® FPGA IPのパラメーター設定 5.1.2. Advanced SEU Detection IPコアのポート
5.2. Fault Injection Debuggerのソフトウェア・リファレンス x
5.2.1. Fault Injection Debugger GUIツール 5.2.2. Fault Injection Debuggerコマンドライン・インターフェイス
1. Intel Agilex® 7 SEU緩和の概要
2. Intel Agilex® 7 CRAMエラーの軽減
3. セキュア・デバイス・マネージャーECCおよびSmartVIDのエラー検出
4. Intel Agilex® 7 SEUの緩和実装ガイド
5. IPおよびソフトウェアのリファレンス
6. Intel Agilex® 7 SEUの緩和ユーザーガイドのアーカイブ
7. Intel Agilex® 7 SEUの緩和ユーザーガイドの改訂履歴

2.2. エラー・メッセージ・キュー

SEUエラーを検出すると、 Intel Agilex® 7デバイスはエラー情報をエラー・メッセージ・キューに格納します。各エラーメッセージには、エラーのセクターアドレス、タイプ、および位置が記録されます。エラー・メッセージ・キューには、最大8つの異なるメッセージを格納できます。エラー・メッセージ・キューに8つを超える異なるメッセージがある場合、警告メッセージが表示されます。Read EMRをクリックして、エラー・メッセージ・キューを表示およびクリアします。

SEU_ERROR 信号は、エラー・メッセージ・キューに1つ以上のエラーメッセージが含まれるたびにHighになります。キューにエラーメッセージがある場合、信号はHighのままになります。SEU_ERROR 信号は、すべてのエラーメッセージを読み出した後、SEUエラー・メッセージ・キューが空の場合にのみLowになります。SEU_ERROR ピンの動作を監視するには、SEU_ERROR ピン機能を設定する必要があります。

エラー・メッセージ・キューの内容を取得するには、次のツールを使用します。

  • インテル® Quartus® Prime Fault Injection Debugger
  • Advanced SEU Detection Intel® FPGA IP
表 4.  エラー・メッセージ・キューのビットの説明
名前 幅 ビット 説明

セクターアドレス

(avst_seu_source_data 信号の最上位32ビット・ワード)

32 31:24 予約済み
23:16 エラーが発生したセクターアドレス
15:4 予約済み
3:0 セクター内で検出されたエラーの数から1を引いた値

エラー位置 1

(avst_seu_source_data 信号の最下位32ビット・ワード)

32 31:29 エラーの種類:
  • 001 - シングル・ビット・エラー
  • 010 - ダブル隣接ビットエラー
  • 011 - 訂正不可能な複数ビットエラー
28 訂正ステータス:
  • 0 - 訂正なし
  • 1 - 訂正済み
27:25 予約済み
24:12 フレーム内のビット位置
11:0 行インデックスとフレーム・インデックスの組み合わせ
関連情報
1 内部スクラブによるシングル・ビット・エラーの場合、エラー位置によってエラービットの位置がわかります。内部スクラブなしの複数ビットエラーまたはシングル・ビット・エラーの場合、ビット [23:0] は0を返します。
レベル 2 の表題