EPCQ-L シリアル・コンフィグレーション・デバイス・データシート
EPCQ-L シリアル・コンフィグレーション・デバイス・データシート
サポートされるデバイス
特長
EPCQ-L デバイスは次の機能を備えています。
- Stratix 10 FPGA との互換性
- Arria 10 FPGA および SOC との互換性
- アクティブシリアル (AS) x4 のネーティブサポート
- Arria 10 デバイス上の AS x1 の下位互換性
- Low Pin Count かつ揮発性メモリー
- 1.8 V
- スタックダイ・デバイス
- NOR 技術で製造
- FBGA24 パッケージで使用可能
- 10 万回以上の消去またはプログラムサイクルが可能なリプログラマブル・メモリー
- ステータスレジスター・ビットを用いたメモリーセクターへの書き込み保護をサポート
- 単一動作コードを使用したメモリー全体の高速読み出しおよび拡張クアッド入力高速読み出し
- 単一動作コードを使用したメモリー全体のバイト書き込みおよび拡張クアッド入力高速バイト書き込み
- SRunner ソフトウェア・ドライバーを使用したインシステム・プログラミング (ISP) のサポート
- Intel® FPGA Download Cable II、 Intel® FPGA Download Cable、イーサネット・ダウンロード・ケーブル II、またはイーサネット・ダウンロード・ケーブルといったダウンロード・ケーブルを使用した ISP のサポート
- デフォルトによるメモリーアレイの消去、およびビット1への設定
- ユーザーモード時に EPCQ-L デバイスへのアクセスに使用可能な ALTASMI_PARALLEL IP コア
動作条件
このセクションでは、EPCQ-L デバイスにおける絶対最大定格、推奨動作条件、DC 動作条件、ICC 供給電流、および容量に関する情報を提供します。
絶対最大定格
推奨動作条件
DC 動作条件
ICC 電源電流
シンボル | パラメーター | 条件 | Min | Max | 単位 |
---|---|---|---|---|---|
ICC0 | VCC供給電流 | スタンバイ | — | 100 | µA |
ICC1 | VCC供給電流 | アクティブ・パワーモード中 | — | 20 | mA |
キャパシタンス
ピン情報
EPCQ-L デバイスピンの概要
ピン名 | ピンタイプ | 説明 |
---|---|---|
nCS | 入力 |
アクティブ Low nCS入力信号は、有効動作の始めと終わりにトグルします。この信号が High になると、デバイスは選択解除となり、DATAピンはトライステートになります。 この信号が Low になると、デバイスはイネーブルとなり、アクティブモードになります。パワーアップ後、EPCQ-L デバイスは任意の動作を開始する前にnCS信号の立ち下がりエッジを必要とします。 |
DCLK | 入力 |
FPGA が提供するDCLK信号です。この信号は、シリアル・インターフェイスのタイミングを提供します。DATA0ピンに提供されたデータは、DCLK信号の立ち上がりで EPCQ-L デバイスにラッチされます。DATAピンのデータはDCLK信号の立ち下がりエッジ後に変更され、次のDCLK信号の立ち下りにエッジで FPGA にラッチされます。 |
DATA0 | I/O |
AS x1 モードでは、このピンを EPCQ-L デバイスへの書き込みまたは EPCQ-L デバイスをプログラムするための入力信号ピンとして使用します。書き込みまたはプログラムの動作中、データはDCLK信号の立ち上がりエッジでラッチされます。 AS x4 モードでは、このピンを I/O 信号ピンとして使用します。書き込みまたはプログラムの動作中、このピンはデータを EPCQ-L デバイスにシリアルに遷移する入力ピンとして機能します。データはDCLK信号の立ち上がりエッジでラッチされます。読み出しまたはコンフィグレーションの動作中、このピンはデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号ピンとして機能します。データはDCLK信号の立ち下がりエッジでシフトアウトされます。 拡張クアッド入力高速バイト書き込み動作中、このピンはデータを EPCQ-L デバイスにシリアルに遷移する入力ピンとして機能します。データはDCLK信号の立ち上がりエッジでラッチされます。拡張クアッド入力高速読み出し動作中、このピンはデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号ピンとして機能します。データはDCLK信号の立ち下がりエッジでシフトアウトされます。 |
DATA1 | I/O |
AS x1 モードでは、読み出しまたはコンフィグレーションの動作中に、このピンをデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号ピンとして使用します。AS x4 モードでは、このピンは I/O 信号ピンとして使用します。信号の遷移はDCLK信号の立ち下がりエッジ上にあります。 拡張クアッド入力高速バイト書き込み動作中、このピンはデータを EPCQ-L デバイスにシリアルに遷移する入力信号ピンとして機能します。データはDCLK信号の立ち上がりエッジでラッチされます。 拡張クアッド入力高速読み出し動作中、このピンはデータを EPCQ-L デバイスから FPGA にデータをシリアルに遷移する出力信号ピンとして機能します。データはDCLK信号の立ち下がりエッジでシフトアウトされます。読み出し、コンフィグレーション、またはプログラムの動作中、nCS信号を Low にプルダウンすることで、EPCQ-L デバイスをイネーブルにできます。 |
DATA2 | I/O |
AS x1 モードでは、このピンは 1.8-V 電源に接続する必要があります。 AS x4 モードでは、このピンを読み出しまたはコンフィグレーションの動作中にデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号として使用します。信号の遷移はDCLK信号の立ち下がりエッジにあります。 拡張クアッド入力高速バイト書き込み動作中、このピンはデータを EPCQ-L デバイスにシリアルに遷移する入力ピンとして機能します。データはDCLK信号の立ち上がりエッジでラッチされます。拡張クアッド入力高速読み出し動作中、このピンはデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号として使用します。このデータはDCLK信号の立ち下がりエッジでシフトアウトされます。 |
DATA3 | I/O |
AS x1 モードでは、このピンは 1.8 V 電源に接続する必要があります。 AS x4 モードでは、読み出しまたはコンフィグレーションの動作中に、このピンをデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号として使用します。信号の遷移はDCLK信号の立ち下がりエッジ上にあります。 拡張クアッド入力高速バイト書き込み動作中、このピンはデータを EPCQ-L デバイスにシリアルに遷移する入力ピンとして機能します。データはDCLK信号の立ち上がりエッジでラッチされます。拡張クアッド入力高速読み出し動作中、このピンはデータを EPCQ-L デバイスから FPGA にシリアルに遷移する出力信号として機能します。このデータはDCLK信号の立ち下がりエッジでシフトアウトされます。 |
VCC | 電源 |
電源ピンを 1.8 V の電源に接続します。 |
GND | グラウンド |
グラウンドピンを表します。 |
デバイスパッケージおよび注文コード
このセクションでは、 EPCQ-L デバイスで提供されるパッケージおよび各 EPCQ-L デバイスの注文コードについて説明します。
パッケージ
EPCQ-L256、EPCQ-L512、および EPCQ-L1024 デバイスは FBGA24 パッケージで適用されます。
注文コード
メモリーアレイ構成
詳細 | EPCQ-L256 | EPCQ-L512 | EPCQ-L1024 |
---|---|---|---|
バイト数 | 33,554,432 バイト (256 Mb) | 67,108,864 バイト (512 Mb) | 134,217,728 バイト (1,024 Mb) |
セクター数 | 512 | 1,024 | 2,048 |
セクターあたりのバイト数 | 65,536 バイト (512 Kb) | ||
サブセクターの総数12 | 8,192 | 16,384 | 32,768 |
サブセクターあたりのバイト数 | 4,096 バイト (512 Kb) | ||
セクターあたりのページ | 256 | ||
ページの総数 | 131,072 | 262,144 | 524,288 |
ページあたりのバイト数 | 256 バイト |
EPCQ-L256 のアドレス範囲
セクター | サブセクター | アドレス範囲 (16 進数バイトアドレス) | |
---|---|---|---|
スタート | エンド | ||
511 | 8191 | 01FFF000h | 01FFFFFFh |
... | ... | ... | |
8176 | 01FF0000h | 01FF0FFFh | |
... | ... | ... | ... |
255 | 4095 | 00FFF000h | 00FFFFFFh |
... | ... | ... | |
4080 | 00FF0000h | 00FF0FFFh | |
... | ... | ... | ... |
127 | 2047 | 007FF000h | 007FFFFFh |
... | ... | ... | |
2032 | 007F0000h | 007F0FFFh | |
... | ... | ... | ... |
63 | 1023 | 003FF000h | 003FFFFFh |
... | ... | ... | |
1008 | 003F0000h | 003F0FFFh | |
... | ... | ... | ... |
0 | 15 | 0000F000h | 0000FFFFh |
... | ... | ... | |
0 | 00000000h | 00000FFFh |
EPCQ-L512 のアドレス範囲
セクター | サブセクター | アドレス範囲 (16 進数 バイトアドレス ) | |
---|---|---|---|
スタート | エンド | ||
1023 | 16383 | 03FFF000h | 03FFFFFFh |
... | ... | ... | |
16368 | 03FF0000h | 03FF0FFFh | |
... | ... | ... | ... |
511 | 8191 | 01FFF000h | 01FFFFFFh |
... | ... | ... | |
8176 | 01FF0000h | 01FF0FFFh | |
... | ... | ... | ... |
255 | 4095 | 00FFF000h | 00FFFFFFh |
... | ... | ... | |
4080 | 00FF0000h | 00FF0FFFh | |
... | ... | ... | ... |
127 | 2047 | 007FF000h | 007FFFFFh |
... | ... | ... | |
2032 | 007F0000h | 007F0FFFh | |
... | ... | ... | ... |
63 | 1023 | 003FF000h | 003FFFFFh |
... | ... | ... | |
1008 | 003F0000h | 003F0FFFh | |
... | ... | ... | ... |
0 | 15 | 0000F000h | 0000FFFFh |
... | ... | ... | |
0 | 00000000h | 00000FFFh |
EPCQ-L1024 のアドレス範囲
セクター | サブセクター | アドレス範囲 (16 進数バイトアドレス) | |
---|---|---|---|
スタート | エンド | ||
2047 | 32767 | 07FFF000h | 07FFFFFFh |
... | ... | ... | |
32750 | 07FF0000h | 07FF0FFFh | |
... | ... | ... | ... |
1023 | 16383 | 03FFF000h | 03FFFFFFh |
... | ... | ... | |
16368 | 03FF0000h | 03FF0FFFh | |
... | ... | ... | ... |
511 | 8191 | 01FFF000h | 01FFFFFFh |
... | ... | ... | |
8176 | 01FF0000h | 01FF0FFFh | |
... | ... | ... | ... |
255 | 4095 | 00FFF000h | 00FFFFFFh |
... | ... | ... | |
4080 | 00FF0000h | 00FF0FFFh | |
... | ... | ... | ... |
127 | 2047 | 007FF000h | 007FFFFFh |
... | ... | ... | |
2032 | 007F0000h | 007F0FFFh | |
... | ... | ... | ... |
63 | 1023 | 003FF000h | 003FFFFFh |
... | ... | ... | |
1008 | 003F0000h | 003F0FFFh | |
... | ... | ... | ... |
0 | 15 | 0000F000h | 0000FFFFh |
... | ... | ... | |
0 | 00000000h | 00000FFFh |
メモリー動作
タイミング要件
アクティブ Low チップセレクト (nCS) 信号が Low に駆動されると、シリアルデータ (DATA0) ピンを使用して、動作コードを EPCQ-L デバイスにシフトインします。それぞれの動作コードビットは DCLK信号の立ち上がりエッジで EPCQ-L デバイスにラッチされます。
動作が実行している間、目的の動作コードをシフトインし、その後 表 24リストどおりにアドレスまたはデータバイトをシフトインします。動作シーケンスの最後のビットがシフトインされた後、デバイスはnCSピンを High に駆動する必要があります。
読み出し動作では、データ読み出しはDATA0ピンにシフトアウトされます。データの任意のビットがシフトアウトされると、nCSピンを High に駆動することができます。
書き込みおよび消去動作では、8 クロックパルスの倍数であるバイト境界でnCSピンを High に駆動します。それ以外の場合は、動作は拒否され、実行されません。
書き込みまたは消去サイクル進行中のメモリー内容へのアクセスの試みは拒否され、書き込みまたは消去サイクルは無変化のままです。
アドレッシング・モード
EPCQ-L256、EPCQ-L512、または EPCQ-L1024 メモリーにアクセスするには、4 バイト・アドレッシング・モードを使用する必要があります。4 バイト・アドレッシング・モードでのアドレス幅は 32 ビットです。4 バイト・アドレッシング・モードを有効にするには、4BYTEADDREN 動作を実行します。アドレッシング・モードは 4BYTEADDREN 動作を実行するとすぐに有効になり、後続のパワーアップ時にも有効状態は保持されます。4 バイト・アドレッシング・モードを無効にするには、4BYTEADDREX 動作を実行します。
レジスター
ステータスビット
ビット | 名称 | 値 | 説明 |
---|---|---|---|
7 | NONE | ||
6 | BP3 ( ブロック保護ビット ) 13 | ブロック保護ビットを参照し、表 15から表 20までに保護領域を記載 | 意図しない書き込みまたは消去から保護されるメモリー領域を決定します。 |
5 | TB ( 上位 / 下位ボトムビット) |
|
保護領域の決定はメモリーアレイの上位または下位から始まります。 |
4 | BP213 | ブロック保護ビットを参照し、表 15から表 20までに保護領域を記載 | 意図しない書き込みまたは消去から保護されるメモリー領域を決定します。 |
3 | BP113 | ||
2 | BP013 | ||
1 | WEL ( 書き込みイネーブルラッチ・ビット ) |
|
特定動作の実行を許可または拒否します。 |
0 | WIP ( 書き込み進行中ビット ) |
|
コマンドが実行中かどうかを示します。 |
ステータスレジスター読み出し動作
TB ビットが 0 に設定されている場合の EPCQ-L256 のブロック保護ビット
ステータスレジスター内容 | メモリー内容 | |||||
---|---|---|---|---|---|---|
TB ビット | BP3 ビット | BP2 ビット | BP1 ビット | BP0 ビット | 保護領域 | 非保護領域 |
0 | 0 | 0 | 0 | 0 | 無 | すべてのセクター |
0 | 0 | 0 | 0 | 1 | セクター 511 | セクター (0 ~ 510) |
0 | 0 | 0 | 1 | 0 | セクター (510 ~ 511) | セクター (0 ~ 509) |
0 | 0 | 0 | 1 | 1 | セクター (508 ~ 511) | セクター (0 ~ 507) |
0 | 0 | 1 | 0 | 0 | セクター (504 ~ 511) | セクター (0 ~ 503) |
0 | 0 | 1 | 0 | 1 | セクター (496 ~ 511) | セクター (0 ~ 495) |
0 | 0 | 1 | 1 | 0 | セクター (480 ~ 511) | セクター (0 ~ 479) |
0 | 0 | 1 | 1 | 1 | セクター (448 ~ 511) | セクター (0 ~ 447) |
0 | 1 | 0 | 0 | 0 | セクター (384 ~ 511) | セクター (0 ~ 383) |
0 | 1 | 0 | 0 | 1 | セクター (256 ~ 511) | セクター (0 ~ 255) |
0 | 1 | 0 | 1 | 0 | すべてのセクター | 無 |
0 | 1 | 0 | 1 | 1 | すべてのセクター | 無 |
0 | 1 | 1 | 0 | 0 | すべてのセクター | 無 |
0 | 1 | 1 | 0 | 1 | すべてのセクター | 無 |
0 | 1 | 1 | 1 | 0 | すべてのセクター | 無 |
0 | 1 | 1 | 1 | 1 | すべてのセクター | 無 |
TB ビットが 1 に設定されている場合の EPCQ-L256 のブロック保護ビット
ステータスレジスター内容 | メモリー内容 | |||||
---|---|---|---|---|---|---|
TB ビット | BP3 ビット | BP2 ビット | BP1 ビット | BP0 ビット | 保護領域 | 非保護領域 |
1 | 0 | 0 | 0 | 0 | 無 | すべてのセクター |
1 | 0 | 0 | 0 | 1 | セクター 0 | セクター (1 ~ 511) |
1 | 0 | 0 | 1 | 0 | セクター (0 ~ 1) | セクター (2 ~ 511) |
1 | 0 | 0 | 1 | 1 | セクター (0 ~ 3) | セクター (4 ~ 511) |
1 | 0 | 1 | 0 | 0 | セクター (0 ~ 7) | セクター (8 ~ 511) |
1 | 0 | 1 | 0 | 1 | セクター (0 ~ 15) | セクター (16 ~ 511) |
1 | 0 | 1 | 1 | 0 | セクター (0 ~ 31) | セクター (32 ~ 511) |
1 | 0 | 1 | 1 | 1 | セクター (0 ~ 63) | セクター (64 ~ 511) |
1 | 1 | 0 | 0 | 0 | セクター (0 ~ 127) | セクター (128 ~ 511) |
1 | 1 | 0 | 0 | 1 | セクター (0 ~ 255) | セクター (256 ~ 511) |
1 | 1 | 0 | 1 | 0 | すべてのセクター | 無 |
1 | 1 | 0 | 1 | 1 | すべてのセクター | 無 |
1 | 1 | 1 | 0 | 0 | すべてのセクター | 無 |
1 | 1 | 1 | 0 | 1 | すべてのセクター | 無 |
1 | 1 | 1 | 1 | 0 | すべてのセクター | 無 |
1 | 1 | 1 | 1 | 1 | すべてのセクター | 無 |
TB ビットが 0 に設定されている場合の EPCQ-L512 のブロック保護ビット
ステータスレジスター内容 | メモリー内容 | |||||
---|---|---|---|---|---|---|
TB ビット | BP3 ビット | BP2 ビット | BP1 ビット | BP0 ビット | 保護領域 | 非保護領域 |
0 | 0 | 0 | 0 | 0 | 無 | すべてのセクター |
0 | 0 | 0 | 0 | 1 | セクター 1023 | セクター (0 ~ 1022) |
0 | 0 | 0 | 1 | 0 | セクター (1022 ~ 1023) | セクター (0 ~ 1021) |
0 | 0 | 0 | 1 | 1 | セクター (1020 ~ 1023) | セクター (0 ~ 1019) |
0 | 0 | 1 | 0 | 0 | セクター (1016 ~ 1023) | セクター (0 ~ 1015) |
0 | 0 | 1 | 0 | 1 | セクター (1008 ~ 1023) | セクター (0 ~ 1007) |
0 | 0 | 1 | 1 | 0 | セクター (992 ~ 1023) | セクター (0 ~ 991) |
0 | 0 | 1 | 1 | 1 | セクター (960 ~ 1023) | セクター (0 ~ 959) |
0 | 1 | 0 | 0 | 0 | セクター (896 ~ 1023) | セクター (0 ~ 895) |
0 | 1 | 0 | 0 | 1 | セクター (768 ~ 1023) | セクター (0 ~ 767) |
0 | 1 | 0 | 1 | 0 | セクター (512 ~ 1023) | セクター (0 ~ 511) |
0 | 1 | 0 | 1 | 1 | すべてのセクター | 無 |
0 | 1 | 1 | 0 | 0 | すべてのセクター | 無 |
0 | 1 | 1 | 0 | 1 | すべてのセクター | 無 |
0 | 1 | 1 | 1 | 0 | すべてのセクター | 無 |
0 | 1 | 1 | 1 | 1 | すべてのセクター | 無 |
TB ビットが 1 に設定されている場合の EPCQ-L512 のブロック保護ビット
ステータスレジスター内容 | メモリー内容 | |||||
---|---|---|---|---|---|---|
TB ビット | BP3 ビット | BP2 ビット | BP1 ビット | BP0 ビット | 保護領域 | 非保護領域 |
1 | 0 | 0 | 0 | 0 | 無 | すべてのセクター |
1 | 0 | 0 | 0 | 1 | セクター 0 | セクター (1 ~ 1023) |
1 | 0 | 0 | 1 | 0 | セクター (0 ~ 1) | セクター (2 ~ 1023) |
1 | 0 | 0 | 1 | 1 | セクター (0 ~ 3) | セクター (4 ~ 1023) |
1 | 0 | 1 | 0 | 0 | セクター (0 ~ 7) | セクター (8 ~ 1023) |
1 | 0 | 1 | 0 | 1 | セクター (0 ~ 15) | セクター (16 ~ 1023) |
1 | 0 | 1 | 1 | 0 | セクター (0 ~ 31) | セクター (32 ~ 1023) |
1 | 0 | 1 | 1 | 1 | セクター (0 ~ 63) | セクター (64 ~ 1023) |
1 | 1 | 0 | 0 | 0 | セクター (0 ~ 127) | セクター (128 ~ 1023) |
1 | 1 | 0 | 0 | 1 | セクター (0 ~ 255) | セクター (256 ~ 1023) |
1 | 1 | 0 | 1 | 0 | セクター (0 ~ 511) | セクター (512 ~ 1023) |
1 | 1 | 0 | 1 | 1 | すべてのセクター | 無 |
1 | 1 | 1 | 0 | 0 | すべてのセクター | 無 |
1 | 1 | 1 | 0 | 1 | すべてのセクター | 無 |
1 | 1 | 1 | 1 | 0 | すべてのセクター | 無 |
1 | 1 | 1 | 1 | 1 | すべてのセクター | 無 |
TB ビットが 0 に設定されている場合の EPCQ-L1024 のブロック保護ビット
ステータスレジスター内容 | メモリー内容 | |||||
---|---|---|---|---|---|---|
TB ビット | BP3 ビット | BP2 ビット | BP1 ビット | BP0 ビット | 保護領域 | 非保護領域 |
0 | 0 | 0 | 0 | 0 | 無 | すべてのセクター |
0 | 0 | 0 | 0 | 1 | セクター 2047 | セクター (0 ~ 2046) |
0 | 0 | 0 | 1 | 0 | セクター (2046 ~ 2047) | セクター (0 ~ 2045) |
0 | 0 | 0 | 1 | 1 | セクター (2044 ~ 2047) | セクター (0 ~ 2043) |
0 | 0 | 1 | 0 | 0 | セクター (2040 ~ 2047) | セクター (0 ~ 2039) |
0 | 0 | 1 | 0 | 1 | セクター (2032 ~ 2047) | セクター (0 ~ 2031) |
0 | 0 | 1 | 1 | 0 | セクター (2016 ~ 2047) | セクター (0 ~ 2015) |
0 | 0 | 1 | 1 | 1 | セクター (1984 ~ 2047) | セクター (0 ~ 1983) |
0 | 1 | 0 | 0 | 0 | セクター (1920 ~ 2047) | セクター (0 ~ 1919) |
0 | 1 | 0 | 0 | 1 | セクター (1792 ~ 2047) | セクター (0 ~ 1791) |
0 | 1 | 0 | 1 | 0 | セクター (1536 ~ 2047) | セクター (0 ~ 1535) |
0 | 1 | 0 | 1 | 1 | セクター (1024 ~ 2047) | セクター (0 ~ 1023) |
0 | 1 | 1 | 0 | 0 | すべてのセクター | 無 |
0 | 1 | 1 | 0 | 1 | すべてのセクター | 無 |
0 | 1 | 1 | 1 | 0 | すべてのセクター | 無 |
0 | 1 | 1 | 1 | 1 | すべてのセクター | 無 |
TB ビットが 1 に設定されている場合の EPCQ-L1024 のブロック保護ビット
ステータスレジスター内容 | メモリー内容 | |||||
---|---|---|---|---|---|---|
TB ビット | BP3 ビット | BP2 ビット | BP1 ビット | BP0 ビット | 保護領域 | 非保護領域 |
1 | 0 | 0 | 0 | 0 | 無 | すべてのセクター |
1 | 0 | 0 | 0 | 1 | セクター 0 | セクター (1 ~ 2047) |
1 | 0 | 0 | 1 | 0 | セクター (0 ~ 1) | セクター (2 ~ 2047) |
1 | 0 | 0 | 1 | 1 | セクター (0 ~ 3) | セクター (4 ~ 2047) |
1 | 0 | 1 | 0 | 0 | セクター (0 ~ 7) | セクター (8 ~ 2047) |
1 | 0 | 1 | 0 | 1 | セクター (0 ~ 15) | セクター (16 ~ 2047) |
1 | 0 | 1 | 1 | 0 | セクター (0 ~ 31) | セクター (32 ~ 2047) |
1 | 0 | 1 | 1 | 1 | セクター (0 ~ 63) | セクター (64 ~ 2047) |
1 | 1 | 0 | 0 | 0 | セクター (0 ~ 127) | セクター (128 ~ 2047) |
1 | 1 | 0 | 0 | 1 | セクター (0 ~ 255) | セクター (256 ~ 2047) |
1 | 1 | 0 | 1 | 0 | セクター (0 ~ 511) | セクター (512 ~ 2047) |
1 | 1 | 0 | 1 | 1 | セクター (0 ~ 1023) | セクター (1024 ~ 2047) |
1 | 1 | 1 | 0 | 0 | すべてのセクター | 無 |
1 | 1 | 1 | 0 | 1 | すべてのセクター | 無 |
1 | 1 | 1 | 1 | 0 | すべてのセクター | 無 |
1 | 1 | 1 | 1 | 1 | すべてのセクター | 無 |
ステータスレジスター書き込み
ステータスレジスター書き込み動作は書き込みイネーブルラッチおよび書き込み動作中ビットに影響しません。ステータスレジスター書き込み動作は、ステータスレジスター・ブロック保護、および上位ビットまたは下位ビットの設定に使用することができます。したがって、特定のメモリーセクターを保護するために、この動作を実装することができます。表 15から表 20を参照してください。ブロック保護ビットの設定後、保護されたメモリーセクターは読み出し専用メモリーとして扱われます。書き込みイネーブル動作は、ステータス書き込み動作の前に実行する必要があります。
動作が進行中の際、フラグ・ステータスレジスターの書き込みまた消去コントローラー・ビットは 0 に設定されます。ステータス動作を取得するには、フラグ・ステータスレジスターはコマンド間で 2 回nCSをトグルし、引き下げらる必要があります14。動作完了すると、書き込みまたは消去コントローラー・ビットは 1 にクリアーされます。ポーリングされるたびにフラグ・ステータスレジスターが書き込みまたは消去コントローラー・ビットを 1 に出力すると、動作の終了が検出されます。
下の図は、ステータスレジスター書き込み動作のタイミング図を示します。
nCS信号が High に駆動された直後に、デバイスはセルフタイマー式ステータス書き込みサイクルを開始します。通常、セルフタイマー式ステータス書き込みサイクルはすべての EPCQ-L デバイスで5 msを要し、8 ms未満であることが保証されてます。tWS ついて詳しくは、表 26を参照してください。ステータスレジスターに目的のブロック保護ビットに書き込まれるのを確実にするために、この遅延を考慮する必要があります。あるいは、セルフタイマー式ステータス書き込みサイクルの進行中にステータスレジスター読み出し動作を実行することで、ステータスレジスターの書き込み動作中ビットの動作を確認できます。フラッシュ・コントローラーは、セルフタイマー式ステータス書き込みサイクルの間は1に設定し、完了すると0に設定します。
フラグ・ステータスレジスター
フラグ・ステータスレジスター
ビット | 名称 | 値 | 説明 |
---|---|---|---|
7 | 書き込みまたは消去コントローラー15 |
|
次の動作の 1 つが進行中かどうかを示します。
|
6 | 消去中断 |
|
消去動作が実行されたか、または中断されるかを示します。 注: ステータスビットは自動的にリセットされます。
|
5 | 消去 |
|
消去動作が成功したか失敗したかを表示します。 |
4 | 書き込み |
|
バイト書き込み動作が成功したか失敗したかを示します。また、VPP = VPPH およびデータパターンが 64 ビットの倍数の場合、0 を 1 に書き込もうと試みます。 |
3 | VPP |
|
バイト書き込みまたは消去動作中に VPP の電圧が無効であることを示します。 |
2 | 書き込み中断 |
|
バイト書き込み動作が実行しているのか中断されるのかを示します。 |
1 | 保護 |
|
消去またはバイト書き込み動作が保護されたアレイセクターの変更を試みたかどうかを示します。。 |
0 | アドレッシング |
|
使用されるアドレッシング・モードを示します。 |
不揮発性コンフィグレーション・レジスター
FPGA デバイス | アドレスバイト | ダミークロック・サイクル | |
---|---|---|---|
AS x1 | AS x4 | ||
Arria 10 | 4 バイト・アドレッシング | 10 |
ビット | 説明 | デフォルト値 |
---|---|---|
15:12 | ダミーサイクルの数です。この数が 0001 ~ 1110 の場合、ダミーサイクルは 1 ~ 14 です。 | 0000または1111 16 |
11:5 | これらのビットを1111111に設定します。 | 1111111 |
4 | Don't care | 1 |
3:1 | これらのビットを111に設定します。 | 111 |
0 | アドレスバイト設定
|
1 |
不揮発性コンフィグレーション・レジスター読み出し動作
不揮発性コンフィグレーション・レジスター読み出しを実行するには、nCSを Low に駆動します。拡張 SPI プロトコルでは、動作コードはDATA0に入力され、DATA1に出力されます。動作はデータ出力中にnCSを Low に駆動することでいつでも中断することができます。不揮発性コンフィグレーション・レジスターは連続して読み出されます。すべての 16 ビット・レジスターが読み出された後、0 が出力されます。
不揮発コンフィグレーション・レジスター書き込み動作
EPCQ-L デバイスでの不揮発コンフィグレーション・レジスターは、異なるコンフィグレーション手法に合わせて書き込む必要があります。.jicファイルを使用している場合、Quartus Primeプログラマーはダミークロック・サイクル数とアドレスバイト数を設定します。外部プログラマー・ツール ( サードパーティーのプログラマー・ツール ) を使用している場合は、不揮発コンフィグレーション・レジスターを設定しなければなりません。
次の手順に従って、不揮発コンフィグレーション・レジスターを設定します。
- 書き込みイネーブル動作を実行する
- 不揮発コンフィグレーション・レジスター書き込み動作を実行する
- 16 ビット・レジスター値を設定する
16 ビット・レジスター値を、xxxxがダミークロック値となるb'1110 1110 xxxx 1111に設定します。xxxx値が0001から1110までの場合、ダミークロック値は 1 から 14 です。xxxxが0000または1111の場合、ダミークロック値はデフォルト値であり、すなわち、標準高速読み出し (AS x1) モードでは8で、拡張クアッド入力高速読み出し (AS x4) モードでは10になります。
動作コードの概要
動作 | 動作コード17 | アドレスバイト | ダミーサイクル | データバイト | DCLK fMAX (MHz) |
---|---|---|---|---|---|
ステータスレジスター読み出し | b'0000 0101 | 0 | 0 | 1 ~ 無限大 18 | 100 |
フラグ・ステータスレジスター読み出し | b'0111 0000 | 0 | 0 | 1 ~ 無限大 | 100 |
バイト読み出し | b'0000 0011 | 4 | 0 | 1 ~ 無限大18 | 50 |
不揮発性コンフィグレーション・レジスター読み出し | b'1011 0101 | 0 | 0 | 2 | 100 |
デバイス識別子読み出し | b'1001 111x | 0 | 2 | 1 ~ 20 18 | 100 |
高速読み出し (AS x1) | b'0000 1011 | 4 | 8 19 | 1 ~ 無限大18 | 100 |
拡張クアッド入力高速読み出し (AS x4) | b'1110 1011 | 4 | 10 19 | 1 ~ 無限大18 | 100 |
デュアル I/O 高速読み出し | b'1011 1011 | 4 | 10 | 1 ~ 無限大 | 100 |
書き込みイネーブル | b'0000 0110 | 0 | 0 | 0 | 100 |
書き込みディスエーブル | b'0000 0100 | 0 | 0 | 0 | 100 |
ステータス書き込み | b'0000 0001 | 0 | 0 | 1 | 100 |
バイト書き込み | b'0000 0010 | 4 | 0 | 1 ~ 256 20 | 100 |
不揮発性コンフィグレーション・レジスター書き込み | b'1011 0001 | 0 | 0 | 2 | 100 |
拡張クアッド入力高速バイト書き込み | b'0001 0010 | 4 | 0 | 1 ~ 256 20 | 100 |
拡張デュアル入力高速バイト書き込み | b'1101 0010 | 4 | 0 | 1 ~ 256 | 100 |
一括消去21 | b'1100 0111 | 4 | 0 | 0 | 100 |
ダイ消去22 | b'1100 0100 | 4 | 0 | 0 | 100 |
セクター消去 | b'1101 1000 | 4 | 0 | 0 | 100 |
サブセクター消去 | b'0010 0000 | 4 | 0 | 0 | 100 |
4BYTEADDREN | b'1011 0111 | 0 | 0 | 0 | 100 |
4BYTEADDREX | b'1110 1001 | 0 | 0 | 0 | 100 |
4BYTEADDREN および 4BYTEADDREX 動作
4BYTEADDREN または 4BYTEADDREX 動作を有効にするには、nCS信号を Low に駆動することでデバイスを選択し、その後DATA0を介して動作コードにシフトインします。
4BYTEADDREN 動作のタイミング図を下に示します。
4BYTEADDREX 動作のタイミング図を下に示します。
書き込みイネーブル動作
書き込みイネーブル動作を有効にすると、書き込みイネーブルラッチ・ビットはステータスレジスターで1に設定されます。この動作はバイト書き込み、ステータス書き込み、一括消去、セクター消去、ダイ消去、拡張クアッド入力高速バイト書き込み、4BYTEADDREN、および 4BYTEADDREX 動作の前に実行する必要があります。
書き込みイネーブル動作のタイミング図を下に示します。
書き込みディスエーブル動作
書き込みディスエーブル動作はステータスレジスターで書き込みイネーブルラッチ・ビットをリセットします。メモリーへの意図しない書き込みを防ぐために、書き込みイネーブルラッチ・ビットは書き込みディスエーブル動作の実装時、および以下の条件下で自動的にリセットされます。
- パワーアップ
- バイト書き込み動作完了
- ステータス書き込み動作完了
- 一括消去動作完了
- セクター消去動作完了
- セクター消去動作完了
- 拡張クアッド入力高速バイト書き込み動作完了
書き込みコントロール・レジスターのタイミング図を下に示します。
バイト読み出し動作
バイト読み出し動作を実行すると、最初にバイト読み出し動作コードをシフトし、次に 4 バイト・アドレッシング・モード (A[31..0]) が続きます。各アドレスビットは、DCLK信号の立ち上がりエッジでラッチされます。アドレスがラッチされた後、指定されたアドレスのメモリー内容は MSB を先頭にDATA1ピンにシリアルにシフトアウトされます。Raw Programming Data ファイル (.rpd) からプログラムされたデータを読み出すと、その内容は LSB から順にシフトアウトされます。各データビットは、DCLK信号の立ち下がりエッジでシフトアウトされます。バイト読み出し動作中のDCLKの最大周波数は50 MHzです。
最初のバイトアドレスは任意の位置に配置することができます。各データバイトをシフトアウトした後、デバイスはアドレスを自動的に次の上位アドレスに増加します。デバイスが最上位アドレスに達すると、アドレスカウンターは同じダイの先頭で再スタートし、nCS信号を High に駆動することでバイト読み出し動作が終了するまでメモリー内容を無限に読み出すことができます。完全なデバイスの読み出しは、読み出し動作の実行により終了します。
- EPCQ-L512 デバイスの場合 2 回
- EPCQ-L1024 デバイスの場合 4 回
書き込みまたは消去サイクルの進行中にバイト読み出し動作がシフトインされる場合、動作は実行されず、進行中の書き込みまたは消去サイクルには影響しません。
高速読み出し動作
高速読み出し動作を実行すると、最初に高速読み出し動作コードをシフトインし、その後 4 バイト・アドレッシング・モード(A[31..0])、さらにDCLK信号の立ち上がりエッジ中にラッチされた各ビットのダミーサイクルが続きます。次に、アドレスのメモリー内容はDATA1にシフトアウトされ、最大周波数 100 MHz で各ビットがDCLK信号の立ち下がりエッジでシフトアウトされます。
最初のバイトアドレスは任意の位置に配置することができます。各データバイトをシフトアウトした後、デバイスはアドレスを自動的に次の上位アドレスに増加します。デバイスが最上位アドレスに達すると、アドレスカウンターは同じダイの先頭で再スタートし、シーケンスの読み出しを無限に続けます。完全なデバイスの読み出しは、読み出し動作の実行により終了します。
- EPCQ-L512 デバイスの場合 2 回
- EPCQ-L1024 デバイスの場合 4 回
高速読み出し動作は、データ出力中はいつでもnCS信号を High に駆動することで終了できます。消去、プログラム、または書き込みサイクルが進行中に高速読み出し動作がシフトインされる場合、動作は実行されず 、進行中の消去、プログラム、または書き込みサイクルには影響しません。
拡張クアッド入力高速読み出し動作
この動作は、データとアドレスがDATA0、DATA1、DATA2、およびDATA3ピンにシフトインおよびシフトアウトされることを除き、高速読み出し動作と同様です。
デバイスが最上位アドレスに達すると、アドレスカウンターは同じダイの先頭で再スタートし、シーケンスの読み出しを無限に続けます。
- EPCQ-L512 デバイスの場合 2 回
- EPCQ-L1024 デバイスの場合 4 回
デバイス識別子読み出し動作
この動作はDATA1出力ピンから EPCQ-L デバイスの8 ビットのデバイス識別子を読み出します。消去または書き込みサイクルが進行中にこの動作がシフトインされる場合、動作は実行されず、進行中の消去または書き込みサイクルには影響しません。
EPCQ-L デバイス | シリコンID ( バイナリー値 ) |
---|---|
EPCQ-L256 | b'0001 1001 |
EPCQ-L512 | b'0010 0000 |
EPCQ-L1024 | b'0010 0001 |
EPCQ-L デバイスの8 ビットのデバイス識別子はDCLK信号の立ち下りエッジでDATA1ピンにシフトアウトされます。LSB は最初に FPGA デバイスにシフトインされます。
バイト書き込み動作
この動作はバイトをメモリーに書き込むことができます。バイト書き込み動作の前に、書き込みイネーブル動作を実行する必要があります。バイト書き込み動作の完了後、ステータスレジスターの書き込みイネーブルラッチ・ビットは0に設定されます。
バイト書き込み動作を実行すると、バイト書き込み動作コードをシフトインして、その後 4 バイト・アドレッシング・モード (A[31..0])、さらに少なくともDATA0ピンの 1 つのデータバイトが続きます。8 つの LSB (A[7..0]) がすべて0ではない場合は、現在のページのエンドを超えるすべての送信データは次のページに書き込まれません。代わりに、このデータは同じページの開始アドレスに書き込まれます。nCS信号は全バイト書き込み動作中は Low に設定されている必要があります。
バイト書き込み動作の動作シーケンス図を下に示します。
バイト書き込み動作で 256 を超えるデータバイトが EPCQ-L デバイスにシフトされる場合は、先にラッチされたデータは破棄され、末尾の 256 バイトがページに書き込まれます。しかしながら、256 以下のデータバイトが EPCQ-L デバイスにシフトされる場合は、これらが指定されたアドレスに書き込まれることが保証され、また、同じページの他のバイトは影響を受けません。
デバイスはnCS信号が High に駆動されるとすぐにセルフタイマー式書き込みサイクルを開始します。セルフタイマー式書き込みサイクルの時間について詳しくは表 26 tWB を参照してください。メモリーの他のページが書き込まれる前に、この遅延量を考慮する必要があります。または、セルフタイマー式書き込みサイクルが進行中にステータス読み出し動作を実行することで、ステータスレジスターの書き込み動作中ビットを確認することができます。書き込み動作中ビットは、セルフタイマー式書き込みサイクルの間は1に設定され、完了すると0に設定されます。
拡張クアッド入力高速バイト書き込み動作
この動作は、データとアドレスがDATA0、DATA1、DATA2、およびDATA3ピンにシフトインされることを除き、バイト書き込み動作と同様です。
拡張クアッド入力高速バイト書き込み動作の動作シーケンス図を下に示します。
一括消去動作
この動作はすべてのメモリービットを1または0xFFに設定します。バイト書き込み動作と同様に、一括消去動作の前に書き込みイネーブル動作を実行する必要があります。
EPCQ-L256 デバイスの使用中にデバイスのメモリー全体の消去が必要な場合は、ダイ消去動作を行わず、代わりに消去一括動作を実行する必要があります。
nCS信号を Low に駆動することで一括消去動作を実装し、次にDATA0ピンに一括消去動作コードをシフトインします。nCS信号は、一括消去動作コードの 8 番目のビットがラッチインされた後に、High に駆動される必要があります。
デバイスはnCS信号が High に駆動されるとすぐにセルフタイマー式一括消去サイクルを開始します。セルフタイマー式一括消去サイクルの時間について詳しくは、表 26 tWB を参照してください。
メモリー内容へのアクセス前に、この遅延量を考慮する必要があります。セルフタイマー式書き込みサイクルが進行中にステータス読み出し動作を実行することで、ステータスレジスターの書き込み動作中ビットを確認することができます。書き込み動作中ビットは、セルフタイマー式書き込みサイクルの間は1に設定され、完了すると0に設定されます。ステータスレジスターの書き込みイネーブルラッチ・ビットは、消去サイクルの完了前に、0にリセットされます。
ダイ消去動作
この動作は EPCQ-L512 または EPCQ-L1024 デバイスの特定のダイのすべてのメモリービットを1または0xFFに設定します。バイト書き込み動作と同様に、ダイ消去動作の前に書き込みイネーブル動作を実行する必要があります。
EPCQ-L512 または EPCQ-L1024 デバイスを使用している場合は、デバイスのメモリーを消去するためにダイ消去動作を実行しなければなりません。デバイスの各ダイにおいてダイ消去動作を発行する必要があります。例えば、EPCQ-L512 デバイスでは 2 回、EPCQ-L1024 デバイスでは 4 回のダイ消去動作をそれぞれ発行する必要があります。EPCQ-L512 と EPCQ-L1024 デバイスはデバイスごとに 1 つ以上のダイがあります。
nCS信号を Low に駆動することでダイ消去動作を開始してからDATA0ピンにダイ消去動作コードをシフトインし、その後、アドレスバイト、有効な単一 256Mb ダイ内の任意アドレスが続きます。nCS信号は、ダイ消去動作コードの 8 番目のビットがラッチインされた後に、High に駆動される必要があります。
セクター消去動作
セクター消去動作は、セクターの中のすべてのビットを1または0xFFに設定することで、EPCQ-L デバイスの特定のセクターを消去可能にします。この動作は、アプリケーションで汎用メモリーとして未使用のセクターにアクセスする場合に役立ちます。書き込みイネーブル動作は、セクター消去動作の前に実行する必要があります。
セクター消去動作を実行すると、最初にセクター消去動作コードをシフトインし、次にDATA0ピンで選択したセクターの 4 バイト・アドレッシング・モード (A[31..0]) が続きます。セクター消去動作での 4 バイト・アドレッシング・モードは特定のセクター内の任意アドレスにすることができます。セクターアドレス範囲について詳しくは、表 11から表 13を参照してください。nCS信号は、セクター消去動作コードの 8 番目のビットがラッチインされた後に、High に駆動されます。
デバイスはnCS信号が High に駆動されるとすぐにセルフタイマー式セクター消去サイクルを開始します。セルフタイマー式セクターサイクル消去サイクルについて詳しくは、表 26 tES を参照してください。メモリーの他のページに書き込まれる前に、この遅延量を考慮する必要があります。または、セルタイマー式消去サイクルの進行中にステータス読み出し動作を実行することで、ステータスレジスターの書き込み動作中ビットを確認できます。書き込み動作中ビットは、セルフタイマー式消去サイクルの間は1に設定され、完了すると0に設定されます。セルフタイマー式消去サイクルが完了する前に、ステータスレジスターの書き込みイネーブルラッチ・ビットは0にリセットされます。
パワーモード
EPCQ-L デバイスは、アクティブ電力モードおよびスタンバイ電力モードをサポートしています。nCS信号が Low の場合のデバイスは、イネーブルかつアクティブ電力モードです。FPGA は、EPCQ-L デバイスがアクティブ電力モード時にコンフィグレーションされます。nCS信号が High の場合のデバイスはディスエーブルされますが、内部サイクルが完了するまでアクティブ電力モードの状態が保持されます。その後、EPCQ-L デバイスはスタンバイ電力モードに入ります。ICC1 およびICC0 パラメーターは、デバイスがアクティブまたはスタンバイ電力モードの際のVCC 供給電流をリストします。表 5を参照してください。
タイミング情報
書き込み動作のタイミング
シンボル | パラメーター | Min | 標準 | Max | 単位 |
---|---|---|---|---|---|
fWCLK | 書き込みイネーブル、書き込みディスエーブル、ステータス読み出し、デバイス識別子読み出し、バイト書き込み、一括消去、ダイ消去およびセクター消去動作用の書き込みクロック周波数 (FPGA、ダウンロード・ケーブル、またはエンベデッド・プロセッサーより ) | — | — | 100 | MHz |
tCH | DCLK High 時間 | 4 | — | — | ns |
tCL | DCLK Low 時間 | 4 | — | — | ns |
tNCSSU | チップセレクト (nCS) セットアップ時間 | 4 | — | — | ns |
tNCSH | チップセレクト (nCS) ホールド時間 | 4 | — | — | ns |
tDSU | DCLKでの立ち上がりエッジ前のDATA[]セットアップ時間 | 2 | — | — | ns |
tDH | DCLKでの立ち上がりエッジ後のDATA[]ホールド時間 | 3 | — | — | ns |
tCSH | チップセレクト (nCS) High 時間 | 50 | — | — | ns |
tWB | バイト書き込みサイクル時間 | — | 0.6 | 5 | ms |
tWS | ステータス書き込みサイクル時間 | — | 1.3 | 8 | ms |
tEB | EPCQ-L256 デバイスでの一括消去サイクル時間 | — | 240 | 480 | s |
EPCQ-L512 でのダイ消去サイクル時間 | |||||
EPCQ-L1024 でのダイ消去サイクル時間 | |||||
tES | EPCQ-L256 デバイスでのセクター消去サイクル時間 | — | 0.7 | 3 | s |
EPCQ-L512 デバイスでのセクター消去サイクル時間 | |||||
EPCQ-L1024 デバイスでのセクター消去サイクル時間 | |||||
tESS | EPCQ-L256 デバイスでのサブセクター消去サイクル時間 | — | 0.25 | 0.8 | s |
EPCQ-L512 デバイスでのサブセクター消去サイクル時間 | |||||
EPCQ-L1024 デバイスでのサブセクター消去サイクル時間 |
読み出し動作のタイミング
シンボル | パラメーター | Min | Max | 単位 |
---|---|---|---|---|
fRCLK | バイト読み出し動作での読み出しクロック周波数 (FPGA またはエンベデッド・プロセッサーより ) | — | 50 | MHz |
高速バイト読み出し動作での高速読み出しクロック周波数 (FPGA またはエンベデッド・プロセッサーより ) | — | 100 | MHz | |
tCH | DCLK High 時間 | 4 | — | ns |
tCL | DCLK Low 時間 | 4 | — | ns |
tODIS | 読み出し後の出力ディスエーブル時間 | — | 8 | ns |
tnCLK2D | DATAへのクロック立ち下りエッジ | — | 7 | ns |
プログラミングおよびコンフィグレーション・ファイルのサポート
Quartus Primeソフトウェアは EPCQ-L バイスのプログラミングをサポートしています。EPCQ-L デバイスを選択すると、Quartus Primeソフトウェアはデバイスをプログラムするために自動的に Programmer Object File (.pof) を生成します。Quartus Prime ソフトウェアでは、選択した FPGA のコンフィグレーション・データを最も効率よく格納する適切な EPCQ-L デバイス集積度を選択することができます。
SRunner ソフトウェア・ドライバーを使用した外部マイクロプロセッサーにより、EPCQ-L デバイスをインシステムでプログラミングすることができます。SRunner ソフトウェア・ドライバーは、エンベデッド EPCQ-L デバイスをカスタマイズし異なるエンベデッド・システムに適合させるプログラミング向けに開発されました。SRunner ソフトウェア・ドライバーは.rpdファイルを読み出して EPCQ-L デバイスに書き込みます。プログラミング時間は、Quartus Primeソフトウェアのプログラミング時間に相当します。FPGA はコンフィグレーション・プロセス中に.rpdデータの LSB を最初に読み出すため、.rpdバイトの LSB はバイト読み出し動作中に最初にシフトアウトされ、かつバイト書き込み動作中に最初にシフトインされる必要があります。
EPCQ-L デバイスとの.rpdファイルの書き込みおよび読み出しは、他のデータおよびアドレスバイトとは異なります。
EPCQ-L デバイスの ISP 中、ケーブルは FPGA をリセットするためにnCONFIG信号を Low に引き下げ、FPGA のnCEピンの10-kΩプルダウン抵抗を無視します。次に、ダウンロード・ケーブルは EPCQ-L デバイスをプログラミング用に選択した AS モードに起因するインターフェイス・ピンを使用します。プログラミングが完了すると、ダウンロード・ケーブルはコンフィグレーション・プロセスを開始するために EPCQ-L デバイスのインターフェイス・ピンおよび FPGA のnCEピンを解放し、nCONFIG信号をパルスします。
FPGA の JTAG インターフェイスをシリアル・フラッシュ・ローダー (SFL) とともに使用し、インシステムで EPCQ-L デバイスをプログミングすることができます。このソリューションは、FPGA のコンフィグレーションに使用されるものと同じ JTAG インターフェイスを使用して EPCQ-L デバイスを間接的にプログラミングします。
改訂履歴
日付 | バージョン | 変更内容 |
---|---|---|
2017 年 5 月 | 2017.05.22 |
|
2016 年 12 月 | 2016.12.16 |
|
2016 年 10 月 | 2016.10.31 |
|
2016 年 5 月 | 2016.05.30 | NC を DNU に置き換えることでEPCQ-L デバイスの信号の表を更新。 |
2016 年 3 月 | 2016.03.31 | EPCQ-L256、EPCQ-L512 および EPCQ-L1024 のアドレス範囲から「暫定版」の表記を削除。 |
2015 年 12 月 | 2015.12.14 | リンクを EPCQ-L パッケージ情報のウェブサイトに追加。 |
2015 年 1 月 | 2015.01.23 |
|
2014 年 6 月 | 2014.06.17 | 初版 |