1.8.1.1.1. TB ビットが 0 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.2. TB ビットが 1 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.3. TB ビットが 0 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.4. TB ビットが 1 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.5. TB ビットが 0 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.8.1.1.6. TB ビットが 1 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.2. 特長
EPCQ-L デバイスは次の機能を備えています。
- Stratix 10 FPGA との互換性
- Arria 10 FPGA および SOC との互換性
- アクティブシリアル (AS) x4 のネーティブサポート
- Arria 10 デバイス上の AS x1 の下位互換性
- Low Pin Count かつ揮発性メモリー
- 1.8 V
- スタックダイ・デバイス
- NOR 技術で製造
- FBGA24 パッケージで使用可能
- 10 万回以上の消去またはプログラムサイクルが可能なリプログラマブル・メモリー
- ステータスレジスター・ビットを用いたメモリーセクターへの書き込み保護をサポート
- 単一動作コードを使用したメモリー全体の高速読み出しおよび拡張クアッド入力高速読み出し
- 単一動作コードを使用したメモリー全体のバイト書き込みおよび拡張クアッド入力高速バイト書き込み
- SRunner ソフトウェア・ドライバーを使用したインシステム・プログラミング (ISP) のサポート
- Intel® FPGA Download Cable II、 Intel® FPGA Download Cable、イーサネット・ダウンロード・ケーブル II、またはイーサネット・ダウンロード・ケーブルといったダウンロード・ケーブルを使用した ISP のサポート
- デフォルトによるメモリーアレイの消去、およびビット1への設定
- ユーザーモード時に EPCQ-L デバイスへのアクセスに使用可能な ALTASMI_PARALLEL IP コア
警告: EPCQ-L デバイスは Stratix 10 および Arria 10 デバイスのみと互換性があります。