インテルのみ表示可能 — GUID: wtw1398494838480
Ixiasoft
1.8.1.1.1. TB ビットが 0 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.2. TB ビットが 1 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.3. TB ビットが 0 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.4. TB ビットが 1 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.5. TB ビットが 0 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.8.1.1.6. TB ビットが 1 に設定されている場合の EPCQ-L1024 のブロック保護ビット
インテルのみ表示可能 — GUID: wtw1398494838480
Ixiasoft
1.12. プログラミングおよびコンフィグレーション・ファイルのサポート
Quartus Primeソフトウェアは EPCQ-L バイスのプログラミングをサポートしています。EPCQ-L デバイスを選択すると、Quartus Primeソフトウェアはデバイスをプログラムするために自動的に Programmer Object File (.pof) を生成します。Quartus Prime ソフトウェアでは、選択した FPGA のコンフィグレーション・データを最も効率よく格納する適切な EPCQ-L デバイス集積度を選択することができます。
SRunner ソフトウェア・ドライバーを使用した外部マイクロプロセッサーにより、EPCQ-L デバイスをインシステムでプログラミングすることができます。SRunner ソフトウェア・ドライバーは、エンベデッド EPCQ-L デバイスをカスタマイズし異なるエンベデッド・システムに適合させるプログラミング向けに開発されました。SRunner ソフトウェア・ドライバーは.rpdファイルを読み出して EPCQ-L デバイスに書き込みます。プログラミング時間は、Quartus Primeソフトウェアのプログラミング時間に相当します。FPGA はコンフィグレーション・プロセス中に.rpdデータの LSB を最初に読み出すため、.rpdバイトの LSB はバイト読み出し動作中に最初にシフトアウトされ、かつバイト書き込み動作中に最初にシフトインされる必要があります。
EPCQ-L デバイスとの.rpdファイルの書き込みおよび読み出しは、他のデータおよびアドレスバイトとは異なります。
EPCQ-L デバイスの ISP 中、ケーブルは FPGA をリセットするためにnCONFIG信号を Low に引き下げ、FPGA のnCEピンの10-kΩプルダウン抵抗を無視します。次に、ダウンロード・ケーブルは EPCQ-L デバイスをプログラミング用に選択した AS モードに起因するインターフェイス・ピンを使用します。プログラミングが完了すると、ダウンロード・ケーブルはコンフィグレーション・プロセスを開始するために EPCQ-L デバイスのインターフェイス・ピンおよび FPGA のnCEピンを解放し、nCONFIG信号をパルスします。
FPGA の JTAG インターフェイスをシリアル・フラッシュ・ローダー (SFL) とともに使用し、インシステムで EPCQ-L デバイスをプログミングすることができます。このソリューションは、FPGA のコンフィグレーションに使用されるものと同じ JTAG インターフェイスを使用して EPCQ-L デバイスを間接的にプログラミングします。
関連情報