インテルのみ表示可能 — GUID: wtw1398493513775
Ixiasoft
1.8.1.1.1. TB ビットが 0 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.2. TB ビットが 1 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.3. TB ビットが 0 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.4. TB ビットが 1 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.5. TB ビットが 0 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.8.1.1.6. TB ビットが 1 に設定されている場合の EPCQ-L1024 のブロック保護ビット
インテルのみ表示可能 — GUID: wtw1398493513775
Ixiasoft
1.11.1. 書き込み動作のタイミング
図 19. 書き込み動作のタイミング図
シンボル | パラメーター | Min | 標準 | Max | 単位 |
---|---|---|---|---|---|
fWCLK | 書き込みイネーブル、書き込みディスエーブル、ステータス読み出し、デバイス識別子読み出し、バイト書き込み、一括消去、ダイ消去およびセクター消去動作用の書き込みクロック周波数 (FPGA、ダウンロード・ケーブル、またはエンベデッド・プロセッサーより ) | — | — | 100 | MHz |
tCH | DCLK High 時間 | 4 | — | — | ns |
tCL | DCLK Low 時間 | 4 | — | — | ns |
tNCSSU | チップセレクト (nCS) セットアップ時間 | 4 | — | — | ns |
tNCSH | チップセレクト (nCS) ホールド時間 | 4 | — | — | ns |
tDSU | DCLKでの立ち上がりエッジ前のDATA[]セットアップ時間 | 2 | — | — | ns |
tDH | DCLKでの立ち上がりエッジ後のDATA[]ホールド時間 | 3 | — | — | ns |
tCSH | チップセレクト (nCS) High 時間 | 50 | — | — | ns |
tWB | バイト書き込みサイクル時間 | — | 0.6 | 5 | ms |
tWS | ステータス書き込みサイクル時間 | — | 1.3 | 8 | ms |
tEB | EPCQ-L256 デバイスでの一括消去サイクル時間 | — | 240 | 480 | s |
EPCQ-L512 でのダイ消去サイクル時間 | |||||
EPCQ-L1024 でのダイ消去サイクル時間 | |||||
tES | EPCQ-L256 デバイスでのセクター消去サイクル時間 | — | 0.7 | 3 | s |
EPCQ-L512 デバイスでのセクター消去サイクル時間 | |||||
EPCQ-L1024 デバイスでのセクター消去サイクル時間 | |||||
tESS | EPCQ-L256 デバイスでのサブセクター消去サイクル時間 | — | 0.25 | 0.8 | s |
EPCQ-L512 デバイスでのサブセクター消去サイクル時間 | |||||
EPCQ-L1024 デバイスでのサブセクター消去サイクル時間 |