インテルのみ表示可能 — GUID: wtw1397458272356
Ixiasoft
1.8.1.1.1. TB ビットが 0 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.2. TB ビットが 1 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.3. TB ビットが 0 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.4. TB ビットが 1 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.5. TB ビットが 0 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.8.1.1.6. TB ビットが 1 に設定されている場合の EPCQ-L1024 のブロック保護ビット
インテルのみ表示可能 — GUID: wtw1397458272356
Ixiasoft
1.9.3. 書き込みディスエーブル動作
書き込みディスエーブル動作はステータスレジスターで書き込みイネーブルラッチ・ビットをリセットします。メモリーへの意図しない書き込みを防ぐために、書き込みイネーブルラッチ・ビットは書き込みディスエーブル動作の実装時、および以下の条件下で自動的にリセットされます。
- パワーアップ
- バイト書き込み動作完了
- ステータス書き込み動作完了
- 一括消去動作完了
- セクター消去動作完了
- セクター消去動作完了
- 拡張クアッド入力高速バイト書き込み動作完了
書き込みコントロール・レジスターのタイミング図を下に示します。
図 10. 書き込みディスエーブル動作のタイミング図