EPCQ-L シリアル・コンフィグレーション・デバイス・データシート

ID 683710
日付 5/22/2017
Public
ドキュメント目次

1.8.1.2. ステータスレジスター書き込み

ステータスレジスター書き込み動作は書き込みイネーブルラッチおよび書き込み動作中ビットに影響しません。ステータスレジスター書き込み動作は、ステータスレジスター・ブロック保護、および上位ビットまたは下位ビットの設定に使用することができます。したがって、特定のメモリーセクターを保護するために、この動作を実装することができます。からを参照してください。ブロック保護ビットの設定後、保護されたメモリーセクターは読み出し専用メモリーとして扱われます。書き込みイネーブル動作は、ステータス書き込み動作の前に実行する必要があります。

動作が進行中の際、フラグ・ステータスレジスターの書き込みまた消去コントローラー・ビットは 0 に設定されます。ステータス動作を取得するには、フラグ・ステータスレジスターはコマンド間で 2 回nCSをトグルし、引き下げらる必要があります14。動作完了すると、書き込みまたは消去コントローラー・ビットは 1 にクリアーされます。ポーリングされるたびにフラグ・ステータスレジスターが書き込みまたは消去コントローラー・ビットを 1 に出力すると、動作の終了が検出されます。

下の図は、ステータスレジスター書き込み動作のタイミング図を示します。

図 3. ステータスレジスター書き込み動作のタイミング図

nCS信号が High に駆動された直後に、デバイスはセルフタイマー式ステータス書き込みサイクルを開始します。通常、セルフタイマー式ステータス書き込みサイクルはすべての EPCQ-L デバイスで5 msを要し、8 ms未満であることが保証されてます。tWS ついて詳しくは、を参照してください。ステータスレジスターに目的のブロック保護ビットに書き込まれるのを確実にするために、この遅延を考慮する必要があります。あるいは、セルフタイマー式ステータス書き込みサイクルの進行中にステータスレジスター読み出し動作を実行することで、ステータスレジスターの書き込み動作中ビットの動作を確認できます。フラッシュ・コントローラーは、セルフタイマー式ステータス書き込みサイクルの間は1に設定し、完了すると0に設定します。

14 フラグ・ステータスレジスターは、EPCQL256 では 1 回、EPCQL512 では 2 回、または EPQL1024 では 4 回引き下げます。