1.8.1.1.1. TB ビットが 0 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.2. TB ビットが 1 に設定されている場合の EPCQ-L256 のブロック保護ビット
1.8.1.1.3. TB ビットが 0 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.4. TB ビットが 1 に設定されている場合の EPCQ-L512 のブロック保護ビット
1.8.1.1.5. TB ビットが 0 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.8.1.1.6. TB ビットが 1 に設定されている場合の EPCQ-L1024 のブロック保護ビット
1.9.5. 高速読み出し動作
高速読み出し動作を実行すると、最初に高速読み出し動作コードをシフトインし、その後 4 バイト・アドレッシング・モード(A[31..0])、さらにDCLK信号の立ち上がりエッジ中にラッチされた各ビットのダミーサイクルが続きます。次に、アドレスのメモリー内容はDATA1にシフトアウトされ、最大周波数 100 MHz で各ビットがDCLK信号の立ち下がりエッジでシフトアウトされます。
図 12. 高速読み出し動作のタイミング図
最初のバイトアドレスは任意の位置に配置することができます。各データバイトをシフトアウトした後、デバイスはアドレスを自動的に次の上位アドレスに増加します。デバイスが最上位アドレスに達すると、アドレスカウンターは同じダイの先頭で再スタートし、シーケンスの読み出しを無限に続けます。完全なデバイスの読み出しは、読み出し動作の実行により終了します。
- EPCQ-L512 デバイスの場合 2 回
- EPCQ-L1024 デバイスの場合 4 回
高速読み出し動作は、データ出力中はいつでもnCS信号を High に駆動することで終了できます。消去、プログラム、または書き込みサイクルが進行中に高速読み出し動作がシフトインされる場合、動作は実行されず 、進行中の消去、プログラム、または書き込みサイクルには影響しません。