インテル® Arria® 10デバイス・データシート

ダウンロード PDF
ID 683771
日付 6/26/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Arria® 10 デバイス・データシート
インテル® Arria® 10 デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング プログラマブルIOE遅延 用語集 インテル® Arria® 10デバイス・データシートの改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュートおよびアンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
電源電流および消費電力 I/Oピンのリーク電流 バスホールド特性 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容値の仕様 ピン・キャパシタンス 内部ウィークプルアップおよびウィークプルダウン抵抗
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTL、HSTL、およびHSUL I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、およびHSUL I/O規格信号の仕様 差動SSTL I/O規格の仕様 差動HSTLおよびHSUL I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
トランシーバー・パフォーマンスの仕様 コア・パフォーマンスの仕様 ペリフェラル・パフォーマンスの仕様 HPSの仕様
トランシーバー・パフォーマンスの仕様 x
インテル® Arria® 10 GX/SXデバイス用のトランシーバー・パフォーマンス インテル® Arria® 10 GX/SXデバイス用の高速シリアル・トランシーバー‐ファブリック間インターフェイスのパフォーマンス インテル® Arria® 10 GTデバイス用のトランシーバー・パフォーマンス インテル® Arria® 10 GTデバイス用の高速シリアル・トランシーバー-ファブリック間インターフェイスのパフォーマンス インテル® Arria® 10 GX、SX、およびGTデバイス用のトランシーバーの仕様
コア・パフォーマンスの仕様 x
クロックツリーの仕様 PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 温度検知ダイオードの仕様 内部電圧センサーの仕様
PLLの仕様 x
フラクショナルPLLの仕様 I/O PLLの仕様
温度検知ダイオードの仕様 x
内部温度検知ダイオードの仕様 外部温度検知ダイオードの仕様
ペリフェラル・パフォーマンスの仕様 x
高速I/Oの仕様 DPAロック時間の仕様 LVDSソフトCDR/DPA正弦ジッター許容値の仕様 ハード・メモリー・コントローラーでサポートされているメモリー規格 ソフト・メモリー・コントローラーでサポートされているメモリー規格 HPSハード・メモリー・コントローラーでサポートされているメモリー規格 DLL周波数範囲の仕様 DQSロジックブロックの仕様 メモリー出力クロックジッターの仕様 OCTキャリブレーション・ブロックの仕様
HPSの仕様 x
HPSリセット入力の要件 HPSクロックのパフォーマンス HPS PLLの仕様 Quad SPIフラッシュのタイミング特性 SPIタイミングの特性 SD/MMCのタイミング特性 USB ULPIのタイミング特性 Ethernet Media Access Controller (EMAC) のタイミング特性 I2Cのタイミング特性 NANDのタイミング特性 トレースのタイミング特性 GPIOインターフェイス
HPS PLLの仕様 x
HPS PLL入力の要件 HPS PLLのパフォーマンス HPS PLL出力の仕様
コンフィグレーションの仕様 x
PORの仕様 JTAGコンフィグレーションのタイミング FPPコンフィグレーションのタイミング ASコンフィグレーションのタイミング ASコンフィグレーション・スキームでのDCLK周波数の仕様 PSコンフィグレーションのタイミング 初期化 コンフィグレーション・ファイル 最小コンフィグレーション時間の見積もり リモート・システム・アップグレード ユーザー・ウォッチドッグ内部回路のタイミング仕様
FPPコンフィグレーションのタイミング x
FPPコンフィグレーションのDCLK-to-DATA[] 比率 (r) DCLK-to-DATA[] = 1の場合のFPPコンフィグレーションのタイミング DCLK-to-DATA[] 比率が>1の場合のFPPコンフィグレーション・タイミング
インテル® Arria® 10 デバイス・データシート

差動I/O規格の仕様

表 19.   インテル® Arria® 10デバイスの差動I/O規格の仕様差動入力は、1.8 Vを必要とするVCCPTによって供給されます。
I/O規格 VCCIO (V) VID (mV) 32 VICM(DC) （V） VOD (V)   33 VOCM (V) 33
最小値 標準値 最大値 最小値 条件 最大値 最小値 条件 最大値 最小値 標準値 最大値 最小値 標準値 最大値
LVDS 34　 1.71 1.8 1.89 100 VCM = 1.25 V — 0 DMAX ≤700 Mbps 1.85 0.247 — 0.6 1.125 1.25 1.375
1 DMAX >700 Mbps 1.6
RSDS (HIO) 35 1.71 1.8 1.89 100 VCM = 1.25 V — 0.3 — 1.4 0.1 0.2 0.6 0.5 1.2 1.4
Mini-LVDS (HIO) 36 1.71 1.8 1.89 200 — 600 0.4 — 1.325 0.25 — 0.6 1 1.2 1.4
LVPECL 37 1.71 1.8 1.89 300 — — 0.6 DMAX ≤700 Mbps 1.7 — — — — — —
1 DMAX >700 Mbps 1.6
関連情報
32 最小VID値は、すべてのコモンモード電圧のVCMに対して適用可能です。
33 RLの範囲は、90 ≤ RL ≤110 Ωです。
34 LVDSレシーバーのパフォーマンスを最適化するには、700 Mbpsを超えるデータレートに対してレシーバーの電圧入力範囲が1.0 Vから1.6 V以内であり、700 Mbpsより低いデータレートに対しては0 Vから1.85 V以内である必要があります。
35 RSDSレシーバーのパフォーマンスを最適化するには、レシーバーの電圧入力範囲が0.25 Vから1.45 Vである必要があります。
36 Mini-LVDSレシーバーのパフォーマンスを最適化するには、レシーバーの電圧入力範囲が0.1 Vから1.625 Vである必要があります。
37 LVPECLレシーバーのパフォーマンスを最適化するには、700 Mbpsを超えるデータレートに対してレシーバーの電圧入力範囲が0.85 Vから1.75 V以内であり、700 Mbpsより低いデータレートに対しては0.45 Vから1.95 V以内である必要があります。
レベル 2 の表題