インテル® Arria® 10デバイス・データシート

ID 683771
日付 6/26/2020
Public
ドキュメント目次

DCLK-to-DATA[] 比率が>1の場合のFPPコンフィグレーション・タイミング

表 80.   インテル® Arria® 10デバイスのDCLK-to-DATA[] 比率が>1の場合のFPPタイミング・パラメーター圧縮復元およびデザイン・セキュリティー機能を使用する場合に、これらのタイミング・パラメーターを使用します。
シンボル パラメーター 最小値 最大値 単位
tCF2CD nCONFIG low to CONF_DONE low 1,440 ns
tCF2ST0 nCONFIG low to nSTATUS low 960 ns
tCFG nCONFIG low pulse width 2 μs
tSTATUS nSTATUS low pulse width 268 3,000 119 μs
tCF2ST1 nCONFIG high to nSTATUS high 3,000 119 μs
tCF2CK 120 nCONFIG high to first rising edge on DCLK 3,010 μs
tST2CK 120 nSTATUS high to first rising edge of DCLK 10 μs
tDSU DCLK setup time before rising edge on DATA[] 5.5 ns
tDH DCLK hold time after rising edge on DATA[] N–1/fDCLK 121 s
tCH DCLK high time 0.45 × 1/fMAX s
tCL DCLK low time 0.45 × 1/fMAX s
tCLK DCLK period 1/fMAX s
fMAX DCLK frequency (FPP ×8/×16/×32) 100 MHz
tCD2UM CONF_DONE high to user mode 122 175 830 μs
tCD2CU CONF_DONE high to CLKUSR enabled 4 ×最大DCLK周期
tCD2UMC CONF_DONE high to user mode with CLKUSR option on tCD2CU+ (600 × CLKUSR周期)
119 nCONFIG または nSTATUS のLowパルス幅を拡張することでコンフィグレーションを遅延しない場合に、この値を取得できます。
120 nSTATUS が監視されている場合は、tST2CK仕様に従ってください。nSTATUS が監視されていない場合は、tCF2CK 仕様に従ってください。
121 Nは、DCLK-to-DATA 比率で、fDCLKはシステムが動作している DCLK 周波数です。
122 デバイスの初期化に内部オシレーターをクロックソースとして選択する場合にのみ、この最小値および最大値が適用されます。