インテルのみ表示可能 — GUID: mcn1413182185561
Ixiasoft
内部ウィークプルアップおよびウィークプルダウン抵抗
コンフィグレーション、テスト、およびJTAGピン以外のすべてのI/Oピンは、ウィークプルアップをイネーブルするオプションを備えています。ウィークプルダウン機能は、 インテル® Arria® 10デバイスの内部ウィークプルダウン抵抗値の表に記載されているピンでのみ使用可能です。
シンボル | 説明 | 条件 (V) 27 | 値 28 | 単位 |
---|---|---|---|---|
RPU | ユーザーモードと同じく、プログラマブル・プルアップ抵抗オプションをイネーブルしている場合における、コンフィグレーションの前とコンフィグレーション中のI/Oピンのプルアップ抵抗値です。 | VCCIO = 3.0 ±5% | 25 | kΩ |
VCCIO = 2.5 ±5% | 25 | kΩ | ||
VCCIO = 1.8 ±5% | 25 | kΩ | ||
VCCIO = 1.5 ±5% | 25 | kΩ | ||
VCCIO = 1.35 ±5% | 25 | kΩ | ||
VCCIO = 1.25 ±5% | 25 | kΩ | ||
VCCIO = 1.2 ±5% | 25 | kΩ |
ピン名 | 概要 | 条件 (V) | 値 28 | 単位 |
---|---|---|---|---|
nIO_PULLUP | ユーザーI/Oピンおよび兼用I/Oピンの内部プルアップを決定する専用入力ピンです。 | VCC = 0.9 ±3.33% | 25 | kΩ |
TCK | 専用JTAGテストクロック入力ピンです。 | VCCPGM = 1.8 ±5 % | 25 | kΩ |
VCCPGM = 1.5 ±5% | 25 | kΩ | ||
VCCPGM = 1.2 ±5% | 25 | kΩ | ||
MSEL[0:2] | FPGAデバイスに対してコンフィグレーション・スキームを設定するコンフィグレーション入力ピンです。 | VCCPGM = 1.8 ±5% | 25 | kΩ |
VCCPGM = 1.5 ±5% | 25 | kΩ | ||
VCCPGM = 1.2 ±5% | 25 | kΩ |
27 外部ソースがピンをVCCIOよりも高く駆動する場合は、ピンのプルアップ抵抗値が低くなることがあります。
28 PVTの変更をカバーするには、±25%の許容値が有効となります。