インテルのみ表示可能 — GUID: mcn1426656179219
Ixiasoft
SPIタイミングの特性
シンボル | 説明 | 最小値 | 標準値 | 最大値 | 単位 |
---|---|---|---|---|---|
Tclk | SPI_CLKクロック周期 | 16.67 | — | — | ns |
Tdutycycle | SPI_CLKデューティー・サイクル | 45 | 50 | 55 | % |
Tdssfrst 89 | 最初のSPI_CLKエッジにアサートされたSPI_SS | 1.5 × TSPI_CLK – 2 | — | — | ns |
Tdsslst 89 | SPI_SSがデアサートされた最後のSPI_CLKエッジ | TSPI_CLK – 2 | — | — | ns |
Tdio | Master-out slave-in (MOSI) 出力遅延 | -1 | — | 1 | ns |
Tsu 90 | SPI_CLKキャプチャー・エッジに関する入力設定 | 16 – (rx_sample_dly × Tspi_ref_clk) 91 92 | — | — | ns |
Th 90 | SPI_CLKキャプチャー・エッジに関する入力ホールド | 0 | — | — | ns |
Tdssb2b | 2つのバック・ツー・バック転送 (フレーム) 間のスレーブ選択デアサートの最小遅延 | 1 | — | — | SPI_CLK |
図 8. SPIマスター出力のタイミング図
図 9. SPIマスター入力のタイミング図
シンボル | 説明 | 最小値 | 標準値 | 最大値 | 単位 |
---|---|---|---|---|---|
Tclk | SPI_CLKクロック周期 | 20 | — | — | ns |
Tdutycycle | SPI_CLKデューティー・サイクル | 45 | 50 | 55 | % |
Ts | SPIスレーブ入力セットアップ時間 | 5 | — | — | ns |
Th | SPIスレーブ入力ホールド時間 | 8 | — | — | ns |
Tsuss | 最初のSCLK_INエッジにアサートされたSPI_SS | 5 | — | — | ns |
Thss | SPI_SSがデアサートされた最後のSCLK_INエッジ | 5 | — | — | ns |
Td | Master-in slave-out (MISO) 出力遅延 | 2×Tspi_ref_clk + 5.3 93 | — | 3 × Tspi_ref_clk + 11.8 93 | ns |
図 10. SPIスレーブ出力のタイミング図
図 11. SPIスレーブ入力のタイミング図
89 SPI_SSの動作は、Motorola SPI、TI SSP、またはMicrowire動作モードによって異なります。
90 キャプチャー・エッジは動作モードによって異なります。Motorola SPIの場合、キャプチャー・エッジは、scpol レジスタービットによっては立ち上がりエッジまたは立ち下がりエッジとなります。TI SSPの場合、キャプチャー・エッジは立ち下がりエッジとなり、Microwireの場合、キャプチャー・エッジは立ち上がりエッジとなります。
91 0のA rx_sample_dly 値は無効な設定です。
92 SPI_REF_CLK は、SPI Slaveの内部リファレンス・クロック l4_main_clk です。
93 SPI_REF_CLK は、SPI Slaveの内部リファレンス・クロック l4_main_clk です。