インテルのみ表示可能 — GUID: mcn1426656159303
Ixiasoft
Quad SPIフラッシュのタイミング特性
シンボル | 説明 | 最小値 | 標準値 | 最大値 | 単位 |
---|---|---|---|---|---|
Tqspi_ref_clk | QSPI_REF_CLKクロック周期 | 2.5 | — | — | ns |
Tclk | QSPI_CLKクロック周期 | 9.25 | — | — | ns |
Tdutycycle | QSPI_CLKデューティー・サイクル | 45 | 50 | 55 | % |
Tdssfrst 87 | 最初のQSPI_CLKエッジにアサートされたQSPI_SS | 3.6 | — | 5.25 | ns |
Tdsslst 87 | QSPI_SSがデアサートされた最後のQSPI_CLKエッジ | -1 | — | 1 | ns |
Tdo | QSPI_DATA出力遅延 | 0 | — | 2.6 | ns |
Tsu | QSPI_CLKキャプチャー・エッジに関する入力設定 | 6.5 – (Rdelay × Tqspi_ref_clk) 88 | — | — | ns |
Th | QSPI_CLKキャプチャー・エッジに関する入力ホールド | (Rdelay + 1) × Tqspi_ref_clk 88 | — | — | ns |
Tdssb2b 87 | 2つのバック・ツー・バック転送間のスレーブ選択デアサートの最小遅延 | 1 | — | — | QSPI_CLK |
図 6. Quad SPIフラッシュシリアル出力のタイミング図
図 7. Quad SPIフラッシュシリアル入力のタイミング図
87 この遅延は、Quad SPIモジュールの delay レジスターを使用して、QSPI_REF_CLKのインクリメント全体でプログラム可能です。
88 Rdelay は、Quad SPIモジュールの rddatacap レジスターの遅延フィールドを使用して、QSPI_REF_CLKのインクリメント全体でプログラム可能です。