インテルのみ表示可能 — GUID: mwh1410471181218
Ixiasoft
1.5.1. サポートされているデバイスとシグナリング
1.5.2. HSPICEシミュレーション・キットへのアクセス
1.5.3. HSPICEシミュレーションにおけるダブルカウント問題
1.5.4. HSPICE Writerツールのフロー
1.5.5. HSPICEシミュレーションの実行
1.5.6. 出力シミュレーションの結果の解釈
1.5.7. 入力シミュレーションの結果の解釈
1.5.8. 表形式のシミュレーション結果の表示および解釈
1.5.9. グラフ形式のシミュレーション結果の表示
1.5.10. HSPICEシミュレーションに基づいたデザインの調整
1.5.11. I/O HSPICEシミュレーション・デッキのサンプル入力
1.5.12. I/O HSPICEシミュレーション・デッキのサンプル出力
1.5.13. 高度なトピック
1.5.12.1. Header Comment
1.5.12.2. Simulation Conditions
1.5.12.3. Simulation Options
1.5.12.4. Constant Definition
1.5.12.5. I/O Buffer Netlist
1.5.12.6. Drive Strength
1.5.12.7. スルーレートと遅延チェーン
1.5.12.8. I/O Buffer Instantiation
1.5.12.9. Board and Trace Termination (ボードおよびトレース終端)
1.5.12.10. Double-Counting Compensation Circuitry (ダブルカウント補正回路)
1.5.12.11. Simulation Analysis
インテルのみ表示可能 — GUID: mwh1410471181218
Ixiasoft
2.4. インテル® Quartus® Prime開発ソフトウェアの追加機能の使用
インテル® Quartus® Prime開発ソフトウェアは、使用するデザインと選択したI/O規格およびオプションに特化したモデルを含むIBISファイルを生成可能です。
ボードレベルのシミュレーションを検証することは重要であり、潜在的なシグナル・インテグリティーの問題を確認する必要があります。Board-Level Signal Integrity機能は、 SettingsダイアログボックスのEDA Tool Settings画面でオンにすることが可能です。
さらに、高度なI/Oタイミングを使用すると、物理的なPCB情報を入力して、出力ピンで観察される負荷を正確にモデル化することができます。この機能により、正確なI/Oタイミング解析が容易に実行可能となります。