インテルのみ表示可能 — GUID: mwh1410471165334
Ixiasoft
インテルのみ表示可能 — GUID: mwh1410471165334
Ixiasoft
4.5.1.1.3. シンボルの編集と分割
Cadence Allegro PCB Librarian Part Developerツールで新しいシンボルを作成した後、シンボルグラフィックの編集、複数のスロットへのシンボルの分割、パッケージまたはシンボルのプロパティーの追加または変更が実行可能です。
Part Developer Symbol Editorには、特定のシンボルのグラフィックスを編集するための多くのグラフィック・ツールが含まれています。シンボル・グラフィックスを編集するには、セル階層でシンボルを選択します。 Symbol Pinsタブが表示されます。シンボルのプレビュー・グラフィックは、Symbol Pinsタブで編集可能です。
Cadence Allegro PCB Librarian Part Developerパッケージを別々のシンボルスロットに分割することは、FPGAデザインに役立ちます。ほとんどのFPGAパッケージの単一シンボルは、単一のスケマティック画面には収まりきらない可能性があります。パートを別々のスロットに分割することで、機能ごとにシンボルのパーツを整理し、より明瞭な回路図が作成できます。例えば、I/Oシンボル用に1つのスロット、JTAGシンボル用に2つ目のスロット、電源/グランドシンボル用に3つ目のスロットが作成できます。
パートを別々のスロットに分割する、またはCadence Allegro PCB Librarian Part Developerツールで分割したパーツでピンのスロット位置を編集するには、次の手順を実行します。
- Cadence Allegro Design Project Managerを起動します。
- FlowsメニューのLibrary Managementをクリックします。
- Part Developerをクリックします。
- セル階層で変更するパッケージの名前をクリックします。
- Functions/Slotsをクリックします。新しいスロットを作成せずに、一部のピンのスロット位置を変更する場合は、手順6に進みます。新しいスロットを作成する場合は、Addをクリックします。シンボルスロットが追加できるダイアログボックスが表示されます。そのパーツに設定したいスロットの総数ではなく、既存のシンボルに追加するスロットの数を設定します。OKをクリックします。
- Distribute Pinsをクリックします。各ピンのスロットの位置を指定します。あるスロットから別のスロットにピンを移動するには、各列のチェックボックスを使用してください。OKをクリックします。
- ピンの分配後、Package Pinタブをクリックし、Generate Symbol(s) をクリックします。
- 新しいシンボルを作成するか、各スロットの既存のシンボルを変更するかを選択します。OKクリックします。
新しく生成または変更されたスロット記号は、セル階層内に別個のシンボルとして表示されます。これらのシンボルはそれぞれ個別に編集が可能です。
注意:Cadence Allegro PCB Librarian Part Developerツールは、Cadence Allegro PCB Librarian Part Developerのメイン画面のPackage Pinタブでピンの割り当ての再マッピングを可能とします。信号が、Cadence Allegro PCB Librarian Part Developerツールで別のピンに再マッピングされる場合、その変更は回路図で使用する再生成されたシンボルにのみ反映されます。ピンの割り当ての変更は、FPGAデザインで回路図シンボルと割り当ての潜在的な不一致を作り出すため、Cadence Allegro PCB Librarian Part Developerツールから インテル® Quartus® Prime開発ソフトウェアへの転送は不可能です。ピンの割り当ての変更が必要な場合は、変更はCadence Allegro PCB Librarian Part Developerツールではなく インテル® Quartus® Prime Pin Plannerで実行し、次の項に記載されているようにシンボルを更新します。Cadence Allegro PCB Librarian Part Developerツールを使用したコンポーネント・シンボルの作成、編集、および編成の詳細については、Part Developer Helpを参照してください。