Intel Agilex® 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズ

ダウンロード PDF
ID 683761
日付 4/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要 2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能 3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項 4. Clock Control Intel FPGA IPコア 5. IOPLL Intel FPGA IPコア 6. IOPLL Reconfig Intel FPGA IPコア 7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ 8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要 x
1.1. クロック・ネットワークの概要 1.2. PLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能 x
2.1. クロック・ネットワークのアーキテクチャーと機能 2.2. PLLのアーキテクチャーと機能
2.1. クロック・ネットワークのアーキテクチャーと機能 x
2.1.1. クロック・ネットワークのアーキテクチャー 2.1.2. クロックリソース 2.1.3. クロック・コントロール機能
2.1.1. クロック・ネットワークのアーキテクチャー x
2.1.1.1. クロック・ネットワークの階層 2.1.1.2. クロックセクター 2.1.1.3. プログラマブル・クロック・ルーティング
2.1.3. クロック・コントロール機能 x
2.1.3.1. クロック・ゲーティング 2.1.3.2. クロック分周器
2.1.3.1. クロック・ゲーティング x
2.1.3.1.1. ルート・クロック・ゲート 2.1.3.1.2. セクター・クロック・ゲート 2.1.3.1.3. I/O PLLクロックゲート 2.1.3.1.4. LABクロックゲート
2.2. PLLのアーキテクチャーと機能 x
2.2.1. PLLの機能 2.2.2. PLLの使用 2.2.3. PLLの位置 2.2.4. PLLのアーキテクチャー 2.2.5. PLLコントロール信号 2.2.6. PLLフィードバック・モード 2.2.7. クロックの逓倍と分周 2.2.8. プログラマブル・フェーズ・シフト 2.2.9. プログラマブル・デューティー・サイクル 2.2.10. PLLのカスケード 2.2.11. PLL入力クロック・スイッチオーバー 2.2.12. PLLリコンフィグレーションおよびダイナミック・フェーズ・シフト 2.2.13. PLLのキャリブレーション
2.2.5. PLLコントロール信号 x
2.2.5.1. リセット 2.2.5.2. ロック
2.2.6. PLLフィードバック・モード x
2.2.6.1. 直接補償モード 2.2.6.2. LVDS補償モード 2.2.6.3. ソース同期補償モード 2.2.6.4. 通常補償モード 2.2.6.5. ゼロ遅延バッファーモード 2.2.6.6. 外部フィードバック・モード
2.2.11. PLL入力クロック・スイッチオーバー x
2.2.11.1. 自動スイッチオーバー 2.2.11.2. 手動オーバーライドによる自動スイッチオーバー 2.2.11.3. 手動クロック・スイッチオーバー
2.2.13. PLLのキャリブレーション x
2.2.13.1. パワーアップ・キャリブレーション 2.2.13.2. ユーザー・キャリブレーション
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項 x
3.1. ガイドライン: クロック・スイッチオーバー 3.2. ガイドライン: タイミング・クロージャー 3.3. ガイドライン: PLLのリセット 3.4. ガイドライン: コンフィグレーションの制約事項 3.5. ガイドライン: I/O PLLのリコンフィグレーション 3.6. クロックの制約 3.7. IPコアの制約 3.8. ガイドライン: LVDS SERDES Intel FPGA IPの tx_outclk ポートを使用したfOUT_EXT ≥ 300MHzの5% のデューティー・サイクルの達成
4. Clock Control Intel FPGA IPコア x
4.1. Clock Control Intel® FPGA IPのリリース情報 4.2. Clock Control IPコアのパラメーター 4.3. Clock Control IPコアのポートおよび信号
5. IOPLL Intel FPGA IPコア x
5.1. IOPLL Intel® FPGA IPのリリース情報 5.2. .mifファイルの生成 5.3. IP-XACTファイルの生成 5.4. IOPLL IPコアのパラメーター 5.5. IOPLL IPコアのポートおよび信号
5.2. .mifファイルの生成 x
5.2.1. 新しい.mifファイルの生成 5.2.2. 既存の.mifファイルへのコンフィグレーションの追加
5.3. IP-XACTファイルの生成 x
5.3.1. 新しいIP-XACTファイルの生成
5.4. IOPLL IPコアのパラメーター x
5.4.1. IOPLL IPコアのパラメーター: PLLタブ 5.4.2. IOPLL IPコアのパラメーター: Settingsタブ 5.4.3. IOPLL IPコアのパラメーター: Cascadingタブ 5.4.4. IOPLL IPコアのパラメーター: Dynamic Reconfigurationタブ 5.4.5. IOPLL IPコアのパラメーター: Advanced Parametersタブ
6. IOPLL Reconfig Intel FPGA IPコア x
6.1. IOPLL Reconfig Intel® FPGA IPのリリース情報 6.2. IOPLL Reconfig IPコアにおけるI/O PLLリコンフィグレーションの実装 6.3. IOPLL Reconfig IPコアのリコンフィグレーション・モード 6.4. IOPLL Reconfig IPコアの Avalon® Memory-Mappedインターフェイスのポート 6.5. アドレスバスおよびデータバスの設定 6.6. デザイン例
6.2. IOPLL Reconfig IPコアにおけるI/O PLLリコンフィグレーションの実装 x
6.2.1. IOPLL IPコアとIOPLL Reconfig IPコア間の接続 6.2.2. IOPLL IPコアとIOPLL Reconfig IPコアの接続
6.3. IOPLL Reconfig IPコアのリコンフィグレーション・モード x
6.3.1. .mifストリーミング・リコンフィグレーション 6.3.2. アドバンスト・モードのリコンフィグレーション 6.3.3. クロック・ゲーティング・リコンフィグレーション 6.3.4. ダイナミック・フェーズ・シフト・リコンフィグレーション
6.3.1. .mifストリーミング・リコンフィグレーション x
6.3.1.1. .mifを使用した再キャリブレーション
6.3.2. アドバンスト・モードのリコンフィグレーション x
6.3.2.1. アドバンスト・モードを使用した再キャリブレーション
6.5. アドレスバスおよびデータバスの設定 x
6.5.1. アドバンスト・モードのリコンフィグレーション用のアドレスバスとデータバスの設定 6.5.2. クロック・ゲーティング・リコンフィグレーション用の出力クロックおよび対応データビットの設定 6.5.3. IOPLL Reconfig IPコアのダイナミック・フェーズ・シフトのデータバスの設定
6.5.1. アドバンスト・モードのリコンフィグレーション用のアドレスバスとデータバスの設定 x
6.5.1.1. 帯域幅制御とチャージポンプ用のデータバスの設定 6.5.1.2. リップルキャップ用のデータバスの設定
6.6. デザイン例 x
6.6.1. リコンフィグレーション・オプション: IOPLL Reconfig IPコアを使用した.mifストリーミング・リコンフィグレーション 6.6.2. リコンフィグレーション・オプション: IOPLL Reconfig IPコアを使用したアドバンスト・モードのリコンフィグレーションおよび再キャリブレーション 6.6.3. リコンフィグレーション・オプション: IOPLL Reconfig IPコアを使用したクロック・ゲーティング・リコンフィグレーション
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴

6.5.1. アドバンスト・モードのリコンフィグレーション用のアドレスバスとデータバスの設定

表 18.  アドバンスト・モードのリコンフィグレーション用のアドレスバスとデータバスの設定
レジスター名 アドレス (バイナリー) カウンタービットの設定
M カウンター High Count 00000100
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00000111
Bypass Enable 15 00000101
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00000110
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
N Counter High Count 00000000
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00000010
Bypass Enable 15 00000001
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00000001
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C1 Counter High Count 00011111
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00100010
Bypass Enable 15 00100000
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00100001
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C2 Counter High Count 00100011
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00100110
Bypass Enable 15 00100100
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00100101
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C3 Counter High Count 00100111
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00101010
Bypass Enable 15 00101000
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00101001
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C4 Counter High Count 00101011
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00101110
Bypass Enable 15 00101100
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00101101
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C5 Counter High Count 00101111
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00110010
Bypass Enable 15 00110000
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00110001
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C6 Counter High Count 00110011
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00110110
Bypass Enable 15 00110100
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00110101
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
C7 Counter High Count 00110111
  • Data[7:0] = high_count
  • Data[7:0] = low_count
  • total_count = high_count + low_count
Low Count 00111010
Bypass Enable 15 00111000
  • Data[0] = バイパスイネーブル
    • Data[0] = 1、バイパスはイネーブルされます。カウンターのバイパスに使用するカウンター分周値 = 1です。
Odd Division 15 00111001
  • Data[7] = 奇数分周
    • Data[7] = 0、奇数分周はディスエーブルされます。選択したカウンターのデューティー・サイクル = high_count/total_count です。
    • Data[7] = 1、奇数分周はイネーブルされます。選択したカウンターのデューティー・サイクル = (high_count – 0.5)/total_count です。
Charge Pump Current 15 Charge pump setting [2:0] 00000001
  • Data[6:4] = チャージポンプ設定 [2:0]
    • チャージポンプ設定 [2:0] のコンフィグレーションをデータビット4から6で行います。
Charge pump setting [5:3] 00001101
  • Data[7:5] = チャージポンプ設定 [5:3]
    • チャージポンプ設定 [5:3] のコンフィグレーションをデータビット5から7で行います。
Bandwidth Setting 15 — 00001010
  • Data[6:3] = チャージポンプ設定
    • 帯域幅設定のコンフィグレーションをデータビット3から6で行います。
Ripplecap Setting 15 — 00001010
  • Data[2:1] = リップルキャップ設定
    • リップルキャップ設定のコンフィグレーションをデータビット1から2で行います。
Calibration 15 Calibration Request 01001001
  • Data[6] = キャリブレーションの要求
    • Data[6] = 1、キャリブレーションを要求します。
Calibration Enable 01001010
  • Data[7:0] = キャリブレーションのイネーブル
    • Data[7:0] = 8’b00000011、キャリブレーションをイネーブルします。

セクションの内容
帯域幅制御とチャージポンプ用のデータバスの設定
リップルキャップ用のデータバスの設定

15 読み出し - 変更 - 書き込み動作を実行して、この設定をコンフィグレーションします。コンフィグレーションに誤ったPLL設定を使用したり、間違ったビットのコンフィグレーションを実行したり、1バイトの一部のみを対象とした設定でバイト全体を上書きしたりすると、PLLがロックを失い、デバイスの信頼性の問題が発生する可能性があります。
レベル 2 の表題