インテルのみ表示可能 — GUID: jhn1548753872645
Ixiasoft
インテルのみ表示可能 — GUID: jhn1548753872645
Ixiasoft
5.5. IOPLL IPコアのポートおよび信号
ポート名 | タイプ | 条件 | 説明 | ||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
refclk | 入力 | 必須 | I/O PLLを駆動するリファレンス・クロック・ソースです。 | ||||||||||||||||||
rst | 入力 | 必須 | 出力クロックの非同期リセットポートです。すべての出力クロックを値0にリセットするには、このポートをHighに駆動します。 | ||||||||||||||||||
fbclk | 入力 | オプション | I/O PLLの外部フィードバック入力ポートです。 IOPLL IPコアでは、I/O PLLが外部フィードバック・モードまたはゼロ遅延バッファーモードで動作しているときにこのポートを作成します。フィードバック・ループを完了するには、fbclk ポートとI/O PLLの外部クロック出力ポートのボードレベルの接続を行ってください。 |
||||||||||||||||||
fboutclk | 出力 | オプション | 模倣回路を介して fbclk ポートに信号をフィードするポートです。 zdbfbclk ポートが使用できるのは、I/O PLLが外部フィードバック・モードになっている場合のみです。 |
||||||||||||||||||
zdbfbclk | 双方向 | オプション | 模倣回路に接続する双方向ポートです。このポートは、I/O PLLの正フィードバック専用出力ピンに配置された双方向ピンに接続してください。 zdbfbclk ポートが使用できるのは、I/O PLLがゼロ遅延バッファーモードになっている場合のみです。 |
||||||||||||||||||
locked | 出力 | オプション | IOPLL IPコアでは、PLLがロックを取得すると、このポートをHighに駆動します。I/O PLLがロックされている限り、ポートはHighのままです。リファレンス・クロックとフィードバック・クロックの位相と周波数が同じ場合、またはロック回路の許容範囲内にある場合、I/O PLLによって locked ポートがアサートされます。2つのクロック信号の差がロック回路の許容値を超えると、I/O PLLのロックが失われます。 | ||||||||||||||||||
refclk1 | 入力 | オプション | クロック・スイッチオーバー機能用のI/O PLLを駆動する2番目のリファレンス・クロック・ソースです。 | ||||||||||||||||||
extswitch | 入力 | オプション | アクティブLow信号です。クロックを手動で切り替えるには、extswitch 信号を少なくとも3クロックサイクルの間Low (1'b0) にアサートします。 | ||||||||||||||||||
activeclk | 出力 | オプション | どのリファレンス・クロック・ソースがI/O PLLによって使われているかを示す出力信号です。 | ||||||||||||||||||
clkbad | 出力 | オプション | リファレンス・クロック・ソースのステータスの良否を示す出力信号です。 | ||||||||||||||||||
cascade_out | 出力 | オプション | ダウンストリームI/O PLLにフィードされる出力信号です。 | ||||||||||||||||||
adjpllin | 入力 | オプション | アップストリームI/O PLLからフィードされる入力信号です。 | ||||||||||||||||||
outclk_[] | 出力 | オプション | I/O PLLからの出力クロックです。 | ||||||||||||||||||
permit_cal | 入力 | オプション | これはダウンストリームI/O PLL用の入力ポートです。この permit_cal ポートを、アップストリームI/O PLLのlocked 出力ポートに接続します。この permit_cal ポートを接続すると、カスケードI/O PLLのキャリブレーションが正しい順序で行われます。 | ||||||||||||||||||
scanclk | 入力 | オプション | IOPLL IPコアのダイナミック・フェーズ・シフト動作を駆動するダイナミック・フェーズ・シフト・クロックです。このポートは、有効なクロックソースに接続してください。最大入力クロック周波数は100MHzです。 scanclk ポートを使用できるのは、ダイナミック・フェーズ・シフト・ポートへのアクセスをイネーブルするオプションがオンになっている場合のみです。 |
||||||||||||||||||
phase_en | 入力 | オプション | アクティブHigh信号です。アサートすると、ダイナミック・フェーズ・シフト動作が開始します。phase_en をアサートできるのは、phase_done のアサートの4クロックの後のみです。 phase_en が使用できるのは、ダイナミック・フェーズ・シフト・ポートへのアクセスをイネーブルするオプションがオンになっている場合のみです。 |
||||||||||||||||||
updn | 入力 | オプション | ダイナミック・フェーズ・シフトの方向を決定します。updn = 0の場合、位相シフトは負の方向になります。updn = 1の場合、位相シフトは正の方向になります。 updn が使用できるのは、ダイナミック・フェーズ・シフト・ポートへのアクセスをイネーブルするオプションがオンになっている場合のみです。 |
||||||||||||||||||
cntsel[4..0] | 入力 | オプション |
ダイナミック・フェーズ・シフト動作を行うために選択するカウンターを決定します。
cntsel[4..0] ポートが使用できるのは、ダイナミック・フェーズ・シフト・ポートへのアクセスをイネーブルするオプションがオンになっている場合のみです。 |
||||||||||||||||||
num_phase_shift[2..0] | 入力 | オプション | ダイナミック・フェーズ・シフト動作1回あたりの位相シフト数を決定します。動作1回あたり最大7つの位相シフトが可能です。各位相シフトは、 I/O PLL VCO周期の1/8に相当します。DPSモー ドでは、num_phase_shift は0に設定しないでください。 num_phase_shift[2..0] ポートが使用できるのは、ダイナミック・フェーズ・シフト・ポートへのアクセスをイネーブルするオプションがオンになっている場合のみです。 |
||||||||||||||||||
phase_done | 出力 | オプション | IOPLL IPコアでは、ダイナミック・フェーズ・シフト動作完了後、このポートを1 scanclk サイクルの間Highに駆動します。 phase_done が使用できるのは、ダイナミック・フェーズ・シフトポートへのアクセスをイネーブルするオプションがオンになっている場合のみです。 |