インテルのみ表示可能 — GUID: tzw1548729324766
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: tzw1548729324766
Ixiasoft
2.2.6.6. 外部フィードバック・モード
外部フィードバック (EFB) モードでは、M カウンターの出力 (fbout) がPLL fbin入力にフィードバックされ (ボード上のトレースを使用)、フィードバック・ループの一部になります。EFBモードは、I/OバンクI/O PLLに対してのみサポートされ、ファブリック・フィードI/O PLLに対してはサポートされません。
このモードでは、兼用外部クロック出力の1つが fbin 入力ピンになります。外部フィードバック入力ピンである fbin は、クロック入力ピンと位相アライメントされます。これらのクロックを揃えることで、デバイス間のクロック遅延やスキューを除去できます。
EFBモードでは、入力クロック、フィードバック入力、およびクロック出力で同じI/O規格を使用してください。
図 16. EFBモードでのPLLクロック間の位相関係の例