インテルのみ表示可能 — GUID: foz1667815876590
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: foz1667815876590
Ixiasoft
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
ドキュメント・バージョン | インテル® Quartus® Primeのバージョン | 変更内容 |
---|---|---|
2023.04.10 | 23.1 |
|
2022.11.09 | 20.3 | ユーザー・キャリブレーション を更新して、追加情報と関連情報を記載しました。 |
2022.03.26 | 20.3 | ゲーティングありおよびゲーティングなしのデータバスのビット設定 (バイナリー) をクロック・ゲーティング・リコンフィグレーション用の出力クロックおよび対応データビットの設定 の表で更新しました。 |
2021.12.13 | 20.3 | インテルAgilexデバイスのファブリック・フィードI/O PLLのハイレベルのブロック図 で専用クロック入力の接続を更新しました。 |
2021.09.21 | 20.3 |
|
2021.06.21 | 20.3 | PLLの位置 のセクションを更新しました。 |
2021.03.29 | 20.3 |
|
2020.09.28 | 20.3 |
|
2020.04.13 | 20.1 |
|
2019.12.18 | 19.3 | ガイドライン: I/O PLLリコンフィグレーション のセクションの scanclk 信号を削除しました。 |
2019.10.31 | 19.3 |
|
2019.04.02 | — | 初版 |