インテルのみ表示可能 — GUID: sej1548753746718
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: sej1548753746718
Ixiasoft
5.4.1. IOPLL IPコアのパラメーター: PLLタブ
パラメーター | 値 | 説明 |
---|---|---|
Device Family | Agilex 7 | デバイスファミリーを指定します。 |
Component | — | ターゲットデバイスを指定します。 |
Speed Grade | — | ターゲットデバイスのスピードグレードを指定します。 |
IOPLL Type | Fabric-Feeding、I/O Bank | I/O PLLタイプを選択します。ファブリック・フィードI/O PLLの位置の outclks の数は、I/OバンクI/O PLLよりも少なく、またLVDS SERDES Intel FPGA IPコアの外部I/O PLLとしては使用できません。 |
Reference Clock Frequency | — | 入力クロック refclk の入力周波数をMHz単位で指定します。デフォルト値は100.0MHzです。最小値と最大値は、選択したデバイスによって異なります。 |
Refclk source is global clock | オンまたはオフ | リファレンス・クロック・ソースがグローバルクロックであるかどうかを指定します。インテルでは、グローバルクロックではなく、専用のリファレンス・クロック・ピンを使用して、ジッターを最小限に抑えることをお勧めします。グローバル・リファレンス・クロック・ソースが必要な場合でも、このクロックはAssignment Editorを使用してプロモートさせてください。 |
Enable Locked Output Port | オンまたはオフ | オンにすると、locked ポートがイネーブルされます。 |
Enable physical output clock parameters | オンまたはオフ | オンにすると、目的の出力クロック周波数を指定する代わりに、物理PLLカウンターのパラメーターを入力できます。 |
Compensation Mode | direct、external feedback 7、normal、source synchronous、zero delay buffer 7、またはlvds 7 | PLLの動作を指定します。direct モードでのデフォルトの動作は次のとおりです。
|
Compensated Outclk 8 | 0–6 | どの出力クロック (outclk) を補償するかを選択します。フィードバック・モードでは、選択した outclk のクロック・ネットワーク遅延を補償します。フィードバック・モードでI/O PLLの入力クロックと出力クロックの正しい位相関係が保証されるのは、選択した outclk に対してのみです。 |
Use Non-dedicated Feedback Path 8 | オンまたはオフ | オンにすると、クロックリソースを節約し、タイミング解析を向上させることができます。ただし、この機能では、周波数制限が生じ、位相シフトがディスエーブルされます。 |
Number of Clocks | 1–3 (ファブリック・フィード)、1–7 (I/Oバンク) | PLLデザインの各デバイスに必要な出力クロックの数を指定します。出力周波数、位相シフト、およびデューティー・サイクルの推奨値が、選択したクロック数に基づいて表示されます。 |
Multiply Factor (M-Counter) 9 | 4–160 | M カウンターの逓倍係数を指定します。 |
Divide Factor (N-Counter) 9 | 1–110 | N カウンターの分周係数を指定します。 |
Specify VCO Frequency | オンまたはオフ | VCO周波数を指定の値に制限できます。これは、LVDS外部モード用のPLLを作成する場合、または特定の動的位相シフトのステップサイズが必要な場合に有用です。 |
Desired VCO Frequency 10 | — | PLLのVCO周波数をMHz単位で指定します。デフォルト値は600.0MHzです。 |
Actual VCO Frequency | — |
|
Give clock global name | オンまたはオフ | 出力クロック名を変更できます。 |
Clock Name | — | Synopsis Design Constraints (SDC) のユーザークロック名です。 |
Divide Factor (C-Counter) 9 | 1–512 | 出力クロック (C カウンター) の分周係数を指定します。 |
Desired Frequency | — | 対応する出力クロックポート outclk[] の出力クロック周波数をMHzで指定します。デフォルト値は100.0MHzです。最小値と最大値は、使用するデバイスによって異なります。PLLでは、小数点以下最初の6桁の数字のみを読み出します。 |
Actual Frequency | — | 達成可能な位相シフト値のリストから実際の位相シフトを選択できます。デフォルト値は、目的の位相シフトに最も近い達成可能な周波数です。 |
Phase Shift units | psまたはdegrees | 対応する出力クロックポート outclk[] の位相シフトを指定します。単位はピコ秒 (ps) または度です。 |
Desired Phase Shift | — | 位相シフトの要求値を指定します。デフォルト値は0psです。 |
Actual Phase Shift | — | 達成可能な位相シフト値のリストから実際の位相シフトを選択できます。デフォルト値は、目的の位相シフトに最も近い達成可能な位相シフトです。 |
Desired Duty Cycle | 0.0–100.0 | デューティー・サイクルの要求値を指定します。デフォルト値は50.0% です。 |
Actual Duty Cycle | — | 達成可能なデューティー・サイクル値のリストから実際のデューティー・サイクルを選択できます。デフォルト値は、目的のデューティー・サイクルに最も近い達成可能なデューティー・サイクルです。 |
9 このパラメーターが使用できるのは、Enable physical output clock parameters がオンになっている場合のみです。