インテルのみ表示可能 — GUID: acg1548728980442
Ixiasoft
インテルのみ表示可能 — GUID: acg1548728980442
Ixiasoft
2.1.3.1.2. セクター・クロック・ゲート
デバイスの各セクターにはSCLKが32個あります。各SCLKにはクロックゲートとクロックゲートをバイパスするパスがそれぞれ1つあります。SCLKゲートの制御には、コアロジックからのクロックイネーブル入力が使われます。 インテル® Quartus® Prime開発ソフトウェアでは、セクター内の32個のSCLKに対して最大8つの固有のクロックイネーブル信号をルーティングできます。
インテルでは、ネガティブラッチを備えたクロックゲートを使用して、出力クロック信号 (outclk) にグリッチのないゲートを提供することをお勧めします。クロックゲートは、入力クロック信号 (inclk) の次の立ち上がりエッジでイネーブル信号 (clkena) をキャプチャします。次のタイミング図では、outclk と inclk および clkena の関係を示しています。
クロック信号がセクター内のSCLKネットワークに入る場合、到達できるのはそのセクター内のコアロジックまでです。SCLKゲートをデザイン内でインスタンス化すると、 インテル® Quartus® Prime開発ソフトウェアでは、SCLKゲートを自動で複製し、クロック信号のルーティング先のすべてのセクターでクロックゲートを作成します。
SCLKゲートが適しているのは、高周波数クロックに対するサイクル固有のクロック・ゲーティングです。SCLKゲートへのイネーブルパスのタイミング解析は、 インテル® Quartus® Prime タイミング・アナライザーによって行われます。