インテルのみ表示可能 — GUID: tcv1509551914911
Ixiasoft
2.1.2. Secure Device Manager
インテルAgilex SoC FPGAがPORを終了すると、SDMは MSEL[2:0] ピンをサンプリングしてブートソースを決定します。次に、デバイスは選択されたブートソース・インターフェイスに従ってSDM I/Oをコンフィグレーションし、SDMはインターフェイスを介してコンフィグレーション・ビットストリームを取得します。
FPGA先行のコンフィグレーション用の一般的なコンフィグレーション・ビットストリームには、以下が含まれます。
- SDMのコンフィグレーション・ファームウェア
- FPGA I/OおよびHPS外部メモリー・インターフェイス (EMIF) I/Oコンフィグレーション・データ
- FPGAコアのコンフィグレーション・データ
- HPS FSBLコードおよびFSBLハードウェア・ハンドオフ・バイナリー・データ
SDMは、FPGAコアとI/Oのコンフィグレーションを完了し、HPS FSBLコードおよびHPS FSBLハードウェア・ハンドオフ・バイナリーをHPSオンチップRAMにコピーします。