インテルのみ表示可能 — GUID: yrm1620235171545
Ixiasoft
4.6.2.2. グラフィカル・インターフェイスを使用したコンフィグレーション・ファイルの作成
次の例では、GUIモードでProgramming File Generatorを使用して、FPGA先行のコンフィグレーション・モード用のQSPIコンフィグレーション・ファイルを作成します。
- qpfgw コマンドを実行して、GUIモードでProgramming File Generatorを起動します。
- Device FamilyにIntel Agilexを選択します。
- Configuration modeにActive Serial x4を選択します。
- Output Filesタブで、
- 出力ファイルのNameを「design」に変更します。
- JTAG Indirect Configuration File (.jic) オプションをチェックします – その他はグレー表示されます。
- オプションで、Memory Map File (.map) サブオプションをチェックします。
- オプションで、Raw Programming Data (.rpd) サブオプションをチェックします。
- (上記でチェックした場合) Raw Programming Data (.rpd) サブオプションをクリックし、Editボタンをクリックして、Bit swapオプションを選択して「オン」にします。これにより、ファイルは、U-Bootなどのサードパーティー製のツールで使用可能な自然なバイト形式を使用できるようになります。
インテル® Quartus® Prime Programming File Generatorウィンドウの表示は、次のとおりです。図 14. インテル® Quartus® Prime Programming File Generator Pro Editionウィンドウ: Output Files - Input Filesタブにクリックして切り替えます。Input Filesタブで、次の手順を実行します。
- Add Bitstreamボタンをクリックし、SOFファイルを参照して、Openをクリックします。
- 新しく追加した design.sof ファイルをクリックし、Propertiesをクリックします。HPS settings > Bootloaderセクションで、“..”参照ボタンをクリックし、HPS FSBL hexファイルの位置に移動して選択したら、Openをクリックします。
インテル® Quartus® Prime Programming File Generatorウィンドウの表示は、次のとおりです。図 15. インテル® Quartus® Prime Programming File Generator Pro Editionウィンドウ: Input Files - Configuration Deviceタブにクリックして切り替えます。Configuration Deviceタブで、次の手順を実行します。
- Add deviceをクリックし、目的のフラッシュデバイス (この例ではMT25QU128) を選択して、OKをクリックします。
- 新しく追加したデバイスをクリックしてから、Add Partitionをクリックします。パーティション・ウィンドウで、Nameを「P1」のままにし、Input fileに「Bitstream_1 (design.sof)」を選択し、Pageを「0」、Address Modeを「Auto」のままにして、OKをクリックします。
- Flash Loaderで、Select.. ボタンをクリックし、Device FamilyでIntel Agilexを選択して、Device NameでAGFB014R24AR0を選択します。OKをクリックします。
インテル® Quartus® Prime Programming File Generatorウィンドウの表示は、次のとおりです。図 16. インテル® Quartus® Prime Programming File Generator Pro Editionウィンドウ: Configuration Device - Generateボタンをクリックします。ファイルが生成されると、確認メッセージが受信されます。
- 必要に応じて、File > SaveまたはFile > Save Asに移動して、コンフィグレーションを .pfg ファイルに保存します。「quartus_pfg -c <filename.pfg>」のようなツールのコマンドライン・バージョンを実行して同じオプションを適用することにより、出力を再度生成できます。