インテルのみ表示可能 — GUID: bnx1620231764863
Ixiasoft
4.5. JTAGを介したコンフィグレーション
この場合、コンフィグレーション・ビットストリームは インテル® Quartus® Prime Programmerを使用し、JTAGを介してデバイスに送信されます。次の図で示しているのは、そのプロセスの概要です。
図 12. JTAGを介したコンフィグレーション
次の手順が含まれます。
- ハードウェア・プロジェクトを インテル® Quartus® Primeでコンパイルして、SOFファイルを取得します。
- HPS FSBLソースコードをコンパイルしてHPS FSBL hexファイルを取得するか、事前コンパイルされたHPS FSBL hexファイルを使用します。
- HPS FSBL hexファイルをSOFファイルに追加して、HPS SOFファイルを取得します。HPSがインスタンス化されたハードウェア・デザインをコンパイルして生じたSOFファイルを、デバイスのコンフィグレーションに直接使用することはできません。
- インテル® Quartus® Prime Programmerを使用し、結果のHPS SOFファイルを使用してJTAG経由でデバイスをデバイスをコンフィグレーションします。SDMで実行するために必要なファームウェアは、 インテル® Quartus® Prime Programmerでデバイスにダウンロードする必要があります。
注: JTAGを介してコンフィグレーションする場合、FPGA先行のコンフィグレーション・モードのみがサポートされます。
次のコマンドを実行して、HPS FSBL hexファイルをSOFファイルに追加し、HPS SOFファイルを作成します。
quartus_pfg -c design.sof design_hps.sof -o hps_path=fsbl.hex
このコマンドの入力ファイルと出力ファイルは、次のとおりです。
- Input Filesの場合、
- design.sof
- fsbl.hex
- Output Filesの場合、
- design_hps.rbf―Phase 1 RBF
注: HPS SOFファイルの生成は、コマンドラインからのみサポートされます。