インテルのみ表示可能 — GUID: nbv1620235543310
Ixiasoft
4.6.3. HPS先行のブート
この場合、デバイスはQSPIフラッシュから小さなフェーズ1ビットストリームを読み出し、それを使用してHPS IO、HPS DDRをコンフィグレーションし、HPSソフトウェアを起動します。その後、HPSソフトウェアでは、通常はるかに大きなフェーズ2コンフィグレーション・ビットストリームを使用して、FPGAファブリックをコンフィグレーションできます。次の図で示しているのは、そのプロセスの概要です。
図 17. HPS先行のブートを使用したQSPIからのコンフィグレーション
次の手順が含まれます。
- ハードウェア・プロジェクトを インテル® Quartus® Primeでコンパイルして、SOFファイルを取得します。
- HPS FSBLソースコードをコンパイルしてHPS FSBL hexファイルを取得するか、事前コンパイルされたファイルを使用します。
- Programming File Generatorを使用して、次のファイルを作成します。
- HPS JTAG Indirect Configuration (JIC) ファイル: 小さなフェーズ1コンフィグレーション・ビットストリームと小さなSDMヘルパー・ファームウェア・イメージが含まれています。 インテル® Quartus® Primeがビットストリームをフラッシュに書き込むために使用します。
- [オプション] HPS Raw Programming Data (RPD) ファイル: 単純なバイナリー形式の小さなフェーズ1コンフィグレーション・ビットストリームが含まれています。U-Bootなどのサードパーティー製のプログラマーでフラッシュに書き込むことができます。
- Core RBFファイル: フェーズ2コンフィグレーション・ビットストリームが含まれています。HPSソフトウェアがFPGAファブリックをコンフィグレーションするために使用されます。
- [オプション] Mapファイル: フラッシュの配置と使用状況を人間が読める形式で記述します。
- インテル® Quartus® Primeを使用して、JICイメージをQSPIフラッシュに書き込みます。または、サードパーティー製のプログラマーを使用して、RPDイメージをフラッシュに書き込みます。
- MSELをQSPIに設定した後に、電源投入、電源入れ直し、またはnCONFIGのトグルを行って、デバイスをQSPIからコンフィグレーションします。
- HPSソフトウェアの実行が、HPS FSBLを先頭に開始されます。
- 後にHPSソフトウェアは、フェーズ2 Core RBFビットストリームを使用してFPGAファブリックをコンフィグレーションします。
注: フェーズ1とフェーズ2のコンフィグレーション・ビットストリームは、同じファームウェア・パッチを含む、完全に同じ インテル® Quartus® Prime Programming File Generatorバージョンで作成する必要があります。また、フェーズ1とフェーズ2のコンフィグレーション・ビットストリームには、HPS DDR設定を含む、同じHPS IO設定が必要です。これらの条件の両方が満たされない場合、フェーズ2のコンフィグレーションは失敗します。