インテルのみ表示可能 — GUID: hbd1520797015374
Ixiasoft
3.1.4. 第2ステージ・ブートローダー
第2ステージ・ブートローダー (SSBL) は、HPSの第2ブートステージです。FSBLでは、SSBLのHPS SDRAMへのコピーを開始します。SSBLは通常、イーサネットなどのより高度なペリフェラルをイネーブルし、コマンドライン・インターフェイスをサポートします。
HPS SSBLは、次のいずれかのソースから作成できます。
- U-Boot
- インテルでは、GitHubでU-Bootのソースコードを提供しています。
- UEFI
- インテルでは、GitHubでUEFIのソースコードを提供しています。
- RTOS
- Bare Metalアプリケーション
オプションで、SSBLステージ中にFPGAコアおよびI/Oコンフィグレーションを実行できます。SSBLは、FPGAコンフィグレーション・ファイルを次のいずれかのソースからHPS SDRAMにコピーします。
- HPSフラッシュ
- SDMフラッシュ
- HPSイーサネット経由の外部ホスト (TFTPなど)
SSBLがFPGAコンフィグレーション・ファイルをHPS SDRAMにコピーした後、SSBLはSDMへのコンフィグレーション要求を開始して、コンフィグレーション・プロセスを開始できます。詳細については、Configuring the FPGA from SSBL and OSの項を参照してください。