インテルのみ表示可能 — GUID: rmt1578642130708
Ixiasoft
1.5.1.3. DCLKにおけるバッファーの追加例
次の2つのシミュレーションのセットアップを使用し、DCLK信号の最小遅延および最大遅延を測定します。
図 20. DCLK信号におけるデフォルトの負荷でのシミュレーション・セットアップ
図 21. DCLK信号における実際のシステム負荷でのシミュレーション・セットアップバッファーモデルを含める必要があります。
図 22. AおよびCの遅延測定における最小DCLK遅延
図 23. BおよびDの遅延測定における最小DCLK遅延
最小のDCLK遅延は、次の計算式で示されます。
最小DCLK遅延 = (遅延測定C – 遅延測定A) + [最小バッファー遅延 + (遅延測定D – 遅延測定B)]
最小DCLK遅延 = –0.080 ns + 1.8 ns28 – 0.0425 ns
最小DCLK遅延 = 1.677ns
図 24. AおよびCの遅延測定における最大DCLK遅延
図 25. BおよびDの遅延測定における最大DCLK遅延
最大のDCLK遅延は、次の計算式で示されます。
最大DCLK遅延 = (遅延測定C – 遅延測定A) + [最大バッファー遅延 + (遅延測定D –遅延測定 B)]
最大DCLK遅延 = –0.371 ns + 5.7 ns29 – 0.137 ns
最大DCLK遅延 = 5.191 ns
28 最小のバッファー遅延仕様は、15 pFの負荷で1.8 nsです。
29 最大のバッファー遅延仕様は、15 pFの負荷で5.7 nsです。