AN 822: インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン

ダウンロード PDF
ID 683340
日付 4/10/2020
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン
1. インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン x
1.1. 移行に関する考慮事項 1.2. ソフトウェア移行ガイドライン 1.3. 仕様の比較 1.4. データのセットアップとホールドにおけるタイミングスラックの評価 1.5. Arria® V、 Cyclone® V、 Stratix® VデバイスにおけるEPCQからEPCQ-Aへの移行方法 1.6. Cyclone® Vから Cyclone® V QSデバイスへの移行に関するリファレンス・マニュアル 1.7. AN 822: インテルFPGAコンフィグレーション・デバイスの移行ガイドライン改訂履歴
1.2. ソフトウェア移行ガイドライン x
1.2.1. IPコアの互換性 1.2.2. プログラミング・ファイルの互換性 1.2.3. IPコアおよびプログラミング・ファイルの移行ガイドライン 1.2.4. EPCQ-Aデバイスに向けたソフトウェア・サポート
1.2.3. IPコアおよびプログラミング・ファイルの移行ガイドライン x
1.2.3.1. IPコアの再生成に関するガイドライン 1.2.3.2. プログラミング・ファイルの再生成に関するガイドライン
1.3. 仕様の比較 x
1.3.1. 動作条件 1.3.2. タイミング仕様 1.3.3. 操作コード 1.3.4. ピン情報 1.3.5. パッケージ寸法 1.3.6. ステータスレジスター
1.3.2. タイミング仕様 x
1.3.2.1. 読み出し動作のタイミング 1.3.2.2. 書き込み動作のタイミング
1.3.4. ピン情報 x
1.3.4.1. 8ピンSOICデバイスのピン情報 1.3.4.2. 16ピンSOICデバイスのピン情報
1.3.5. パッケージ寸法 x
1.3.5.1. 8ピンSOICデバイスのパッケージ寸法 1.3.5.2. 16ピンSOICデバイスのパッケージ寸法
1.3.6. ステータスレジスター x
1.3.6.1. セクター保護
1.5. Arria® V、 Cyclone® V、 Stratix® VデバイスにおけるEPCQからEPCQ-Aへの移行方法 x
1.5.1. アクティブシリアル (AS) コンフィグレーション・スキームに向けたボード・デザイン・ガイドライン
1.5.1. アクティブシリアル (AS) コンフィグレーション・スキームに向けたボード・デザイン・ガイドライン x
1.5.1.1. IBISシミュレーション例 1.5.1.2. DCLKでのRCネットワーク追加例 1.5.1.3. DCLKにおけるバッファーの追加例 1.5.1.4. 100 MHzの動作でのDCLK信号のシミュレーション 1.5.1.5. 100-MHzで動作するDCLKに向けたトレース伝播遅延に関する推奨事項
1.5.1.2. DCLKでのRCネットワーク追加例 x
1.5.1.2.1. DCLKリンクのシミュレーション例 1.5.1.2.2. DATAリンクのシミュレーション例 1.5.1.2.3. シミュレーション結果
1.5.1.3. DCLKにおけるバッファーの追加例 x
1.5.1.3.1. シミュレーション結果
1. インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン

1.1. 移行に関する考慮事項

EPCQ-Aデバイスは、EPCQおよびEPCSデバイスからの直接移行に条件付きで互換性があります。

デバイスの移行の成功に向け、以下の内容を考慮して互換性の有無および次に行うべき作業を決定します。

IPコア

インテル® IPコアを使用している場合、デザインの再生成および再コンパイルが必要になる場合があります。特定の条件においては、プログラミング・ファイルを再コンパイルすることなく再利用することができます。IPコアの互換性の詳細については、IPコアの互換性 を参照してください。 コンフィグレーション・デバイスとインターフェイスするIPコアを使用していない場合は、表 3 を参照してください。

ピン、パッケージ、容量

移行は、プログラミング・ファイルに対して十分な容量があり、同じピン数のパッケージを持つEPCQ-Aデバイスに対してのみ行うことが可能です。

EPCQ64AおよびEPCQ128Aデバイスのピン3 (nRESET) は、リセットピンとして機能します。このピンには内部プルアップがあるため、リセット機能を使用しない場合はnRESETピンをVCCに接続する、もしくは未接続の状態のいずれかにします。ピン配列とそれらの説明については、ピン情報 を参照してください。

図 1. EPCQ-Aへの移行におけるピンパッケージと容量の概要

操作コマンド

高速読み出し (0Bh) および拡張クアッド入力高速読み出し (EBh) コマンドのダミークロック要件

  • EPCQ—ダミークロックは、不揮発性コンフィグレーション・レジスター (NVCR) でコンフィグレーション可能です。EPCQが Cyclone® V、 Arria® V、または Stratix® Vデバイスで使用されている場合、ダミークロックは、バイトアドレス指定モードとASx1またはASx4のコンフィグレーションに応じて、4、10、または12にコンフィグレーションされます。ただし、EPCQ-Aデバイスでは、高速読み出しおよび拡張クアッド入力高速読み出しのダミークロックはそれぞれ8と6に固定されています。そのため、.pof、.jic、.rpdなどのプログラミング・ファイルを再生成する必要があります。
  • EPCS—ダミークロックは高速読み出しに対して8に固定されているため、他の条件がすべて満たされている場合はプログラミング・ファイルを再生成する必要はありません。表 3 では、プログラミング・ファイルを再生成する必要性の有無を定義しています。条件の詳細については、IPコアおよびプログラミング・ファイルの移行ガイドライン を参照してください。

ステータスレジスター

ステータスレジスターには、セクター保護ビットにトップ/ボトム (TB) ビット (ビット5)、ブロック保護 (BP) ビット (ビット4、ビット3、ビット2) が含まれています。EPCSデバイスにはTPビットがありません。また、一部のEPCQデバイスの密度にはBP3 (ビット6) を備えるものがありますが、EPCQ-Aデバイスではビット6は予約されています。この違いにより、デザインでセクター保護機能を使用している場合に、プログラミング・ファイルの再コンパイルが必要になることがあります。ステータスレジスターとセクター保護ビットの詳細については、ステータスレジスター を参照してください。

セクターサイズ

2 Mbのセクターサイズを備えるEPCS128を除き、EPCS、EPCQ、およびEPCQ-Aデバイスのセクターサイズはすべて512 kbです。この違いはセクターの消去操作に影響します。EPCS128からEPCQ128Aに移行する際に、デザインがユーザーモードにおいてフラッシュを消去する場合は、デザインを更新してセクターサイズを対応させる必要があります。デザインを更新後、EPCQ-Aデバイスに向けて新しいプログラミング・ファイルを再生成します。

レベル 2 の表題