AN 822: インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン

ダウンロード PDF
ID 683340
日付 4/10/2020
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン
1. インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン x
1.1. 移行に関する考慮事項 1.2. ソフトウェア移行ガイドライン 1.3. 仕様の比較 1.4. データのセットアップとホールドにおけるタイミングスラックの評価 1.5. Arria® V、 Cyclone® V、 Stratix® VデバイスにおけるEPCQからEPCQ-Aへの移行方法 1.6. Cyclone® Vから Cyclone® V QSデバイスへの移行に関するリファレンス・マニュアル 1.7. AN 822: インテルFPGAコンフィグレーション・デバイスの移行ガイドライン改訂履歴
1.2. ソフトウェア移行ガイドライン x
1.2.1. IPコアの互換性 1.2.2. プログラミング・ファイルの互換性 1.2.3. IPコアおよびプログラミング・ファイルの移行ガイドライン 1.2.4. EPCQ-Aデバイスに向けたソフトウェア・サポート
1.2.3. IPコアおよびプログラミング・ファイルの移行ガイドライン x
1.2.3.1. IPコアの再生成に関するガイドライン 1.2.3.2. プログラミング・ファイルの再生成に関するガイドライン
1.3. 仕様の比較 x
1.3.1. 動作条件 1.3.2. タイミング仕様 1.3.3. 操作コード 1.3.4. ピン情報 1.3.5. パッケージ寸法 1.3.6. ステータスレジスター
1.3.2. タイミング仕様 x
1.3.2.1. 読み出し動作のタイミング 1.3.2.2. 書き込み動作のタイミング
1.3.4. ピン情報 x
1.3.4.1. 8ピンSOICデバイスのピン情報 1.3.4.2. 16ピンSOICデバイスのピン情報
1.3.5. パッケージ寸法 x
1.3.5.1. 8ピンSOICデバイスのパッケージ寸法 1.3.5.2. 16ピンSOICデバイスのパッケージ寸法
1.3.6. ステータスレジスター x
1.3.6.1. セクター保護
1.5. Arria® V、 Cyclone® V、 Stratix® VデバイスにおけるEPCQからEPCQ-Aへの移行方法 x
1.5.1. アクティブシリアル (AS) コンフィグレーション・スキームに向けたボード・デザイン・ガイドライン
1.5.1. アクティブシリアル (AS) コンフィグレーション・スキームに向けたボード・デザイン・ガイドライン x
1.5.1.1. IBISシミュレーション例 1.5.1.2. DCLKでのRCネットワーク追加例 1.5.1.3. DCLKにおけるバッファーの追加例 1.5.1.4. 100 MHzの動作でのDCLK信号のシミュレーション 1.5.1.5. 100-MHzで動作するDCLKに向けたトレース伝播遅延に関する推奨事項
1.5.1.2. DCLKでのRCネットワーク追加例 x
1.5.1.2.1. DCLKリンクのシミュレーション例 1.5.1.2.2. DATAリンクのシミュレーション例 1.5.1.2.3. シミュレーション結果
1.5.1.3. DCLKにおけるバッファーの追加例 x
1.5.1.3.1. シミュレーション結果
1. インテル® FPGAコンフィグレーション・デバイスの移行ガイドライン

1.7. AN 822: インテルFPGAコンフィグレーション・デバイスの移行ガイドライン改訂履歴

ドキュメント・バージョン 変更内容
2020.04.10
  • Arria® V、 Cyclone® V、 Stratix® VデバイスにおけるEPCQからEPCQ-Aへの移行方法の章を追加しました。
  • Cyclone® Vから Cyclone® V QSデバイスへの移行におけるボード・デザイン・ガイドラインの章を追加しました。
  • EPCQ-Aデバイスに向けたソフトウェア・サポートの章で、How can I use EPCQ-A Serial Configuration Devices in ASMI Parallel II Intel FPGA IP when using Intel Quartus Prime Standard Edition software version 17.0.2 and earlier?のリファレンスを追加しました。
2019.10.17
  • EPCS、EPCQ、EPCQ-Aデバイスの動作条件の表で、EPCQおよびEPCQ-AデバイスのVIHパラメーターの最小値に関する注記を追加しました。
  • プログラミング・ファイルの互換性の章で、圧縮と暗号化に関する注記を追加しました。
  • ソフトウェア移行ガイドラインの章で、13.1.4パッチ4.70rを使用することに関する注記を追加しました。
  • パッケージの寸法を次の表で更新しました。
    • 8ピンSOICパッケージのデバイスにおけるパッケージ寸法の比較
    • 16ピンSOICパッケージのデバイスにおけるパッケージ寸法の比較
  • EPCS、EPCQ、EPCQ-Aデバイスの動作条件の表で、EPCSのVIHパラメーターの最小値を更新しました。
2018.03.30
  • EPCQAのインスタンスをEPCQ-Aに更新しました。
  • プログラミング・ファイルの互換性についての表に注記を追加し、互換条件を更新しました。
  • ドキュメントのタイトルを、AN 822: インテル・コンフィグレーション・デバイスの移行ガイドラインからAN 822: インテルFPGAコンフィグレーション・デバイスの移行ガイドラインに変更しました。
  • EPCSからEPCQ-Aデバイスへの移行におけるIPコアの互換性の表およびEPCQからEPCQ-Aデバイスへの移行におけるIPコアの互換性の表で暫定タグを削除しました。
日付 バージョン 変更内容
2018年1月 2018.01.11 EPCS、EPCQ、EPCQAデバイスの動作条件の表で、2.5V I/Oに関する注記を編集しました。
2017年12月 2017.12.15 EPCSおよびEPCQ-Aデバイスの読み出し動作におけるタイミング・パラメーターの表で、EPCQAデバイスのt nCLK2D / tCLQVを更新しました。
2017年8月 2017.08.14
  • 16ピンSOICデバイスのピン情報のピン1を更新しました。
  • EPCS、EPCQ、EPCQAデバイスの動作条件で、低レベルの出力電圧に対する条件を更新しました。
2017年8月 2017.08.04 EPCS、EPCQ、EPCQAデバイスの動作条件で、低レベルの出力電圧に対する最小値を更新しました。
2017年8月 2017.08.02 初版
レベル 2 の表題