AN 888: インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン

ダウンロード PDF
ID 683220
日付 9/11/2020
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン
1. インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン x
1.1. 機能 1.2. ハードウェアおよびソフトウェア要件 1.3. デザイン・システム・アーキテクチャーの概要 1.4. ディナミック・キャリブレーションの概要 1.5. PHY Liteビットごとの概要 1.6. リファレンス・デザインのコンパイル 1.7. ハードウェア・テスト 1.8. AN 888： インテル® Stratix® 10デバイスのディナミック・キャリブレーションを使用したPHY Lite for Parallel Interfacesリファレンス・デザインのドキュメント改訂履歴 1.9. 付録A：HiLoループバック・カードのピン接続 1.10. 付録B：レーンとピンの情報の取得　 1.11. 付録C：デコード・パラメーター・テーブル
1.3. デザイン・システム・アーキテクチャーの概要 x
1.3.1. 機能説明
1.3.1. 機能説明 x
1.3.1.1. DUT_MODULE 1.3.1.2. トラフィック・ジェネレーター/チェッカーモジュール 1.3.1.3. DYN_CFGコントローラー 1.3.1.4. クロッキング・スキーム
1.4. ディナミック・キャリブレーションの概要 x
1.4.1. レジスター・アドレス・マップ 1.4.2. ディナミック・リコンフィグレーションAPI関数
1.5. PHY Liteビットごとの概要 x
1.5.1. ビットごとのDeskewの概念 1.5.2. リード・デスキュー・アルゴリズム
1.7. ハードウェア・テスト x
1.7.1. 開発キットのセットアップ　 1.7.2. Executable and Linking Format（.elf）プログラミングファイルの生成　 1.7.3. ハードウェアのリファレンス・デザインの実行 1.7.4. 結果
1.7.4. 結果 x
1.7.4.1. ダイナミック・キャリブレーション結果 1.7.4.2. ランダムデータ転送結果
1. インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン

1.7.3. ハードウェアのリファレンス・デザインの実行

以下の手順に従って、ディナミック・キャリブレーションを実行し、ハードウェアリファレンス・デザインのデータ転送を開始します。

オペレーティング・システムでのJTAG接続のセットアップ中に、プログラミングデバイスリストにある他のすべての接続デバイスを削除します。

  1. ホストマシンで2つの Nios® II Command Shellプロンプトを開きます。
    1. Windowsオペレーティング・システムの場合：
      1. インテル® Quartus® Primeプロ・エディション ホストマシンのソフトウェア・インストール・ディレクトリー、 Nios® II Command Shell.batをダブルクリックして、コマンドプロンプトウィンドウ（コマンドプロンプトA）を起動します。
    2. Linuxオペレーティング・システムの場合：
      1. <Quartus software installation directory> \linux64\nios2edに移動nios2_command_shell.shを実行して、コマンド・プロンプト・ウィンドウ（コマンドプロンプトA）を起動します。
    3. この手順を繰り返して、2番目のコマンドシェル（コマンドプロンプトB）を起動します。　
    コマンドプロンプトAは、ディナミック・キャリブレーション結果を表示するためのものです。コマンドプロンプトBを使用して Nios® IIコマンドを実行します。
  2. コマンドプロンプトAで、次のコマンドを使用して結果を印刷するための Nios® II端末アプリケーションを実行します。
    nios2-terminal
  3. コマンドプロンプトBで、プロジェクトの最上位ディレクトリに移動します。　
    cd <project directory>
  4. コマンドプロンプトBで、FPGAに実行可能（<project_name> .elf）ファイルをダウンロードして、次のコマンドを使用してディナミック・キャリブレーションプロセスを開始します。
    nios2-download -r -g software/<project_name>/<project_name>.elf

    または

    nios2-download -r -g software/PHY Lite_top/s10_devkit.elf
    コマンドプロンプトAに表示される合格のディナミック・キャリブレーション結果を確認できます。
  5. Nios® II命令メモリーがクリーンアップされ、キャリブレーションが実行されたら、コマンドプロンプトBで次のコマンドを実行してシステムをリセットし、ランダムデータ転送を開始して内部信号をキャプチャします。
    quartus_stp -t issp.tcl top.qpf 1 1
    注: コマンド実行後、コマンドプロンプトBに送受信データが表示されます。　　
レベル 2 の表題