インテルのみ表示可能 — GUID: qax1554097911321
Ixiasoft
1.1. 機能
1.2. ハードウェアおよびソフトウェア要件
1.3. デザイン・システム・アーキテクチャーの概要
1.4. ディナミック・キャリブレーションの概要
1.5. PHY Liteビットごとの概要
1.6. リファレンス・デザインのコンパイル
1.7. ハードウェア・テスト
1.8. AN 888: インテル® Stratix® 10デバイスのディナミック・キャリブレーションを使用したPHY Lite for Parallel Interfacesリファレンス・デザインのドキュメント改訂履歴
1.9. 付録A:HiLoループバック・カードのピン接続
1.10. 付録B:レーンとピンの情報の取得
1.11. 付録C:デコード・パラメーター・テーブル
インテルのみ表示可能 — GUID: qax1554097911321
Ixiasoft
1.5. PHY Liteビットごとの概要
PHY Lite for Parallel Interfaces IPコアには、最大のパフォーマンスを実現するために各DQピン遅延をキャリブレーションするために使用されるビットごとのキャリブレーション機能があります。
高速転送で大量のDQピンが使用される場合、ほとんどのDQの通過ウィンドウが狭くなる可能性が非常に高くなります。これにより、システムの最大パフォーマンスが制限されるだけでなく、データが破損する可能性があります。