AN 888: インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン

ダウンロード PDF
ID 683220
日付 9/11/2020
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン
1. インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン x
1.1. 機能 1.2. ハードウェアおよびソフトウェア要件 1.3. デザイン・システム・アーキテクチャーの概要 1.4. ディナミック・キャリブレーションの概要 1.5. PHY Liteビットごとの概要 1.6. リファレンス・デザインのコンパイル 1.7. ハードウェア・テスト 1.8. AN 888： インテル® Stratix® 10デバイスのディナミック・キャリブレーションを使用したPHY Lite for Parallel Interfacesリファレンス・デザインのドキュメント改訂履歴 1.9. 付録A：HiLoループバック・カードのピン接続 1.10. 付録B：レーンとピンの情報の取得　 1.11. 付録C：デコード・パラメーター・テーブル
1.3. デザイン・システム・アーキテクチャーの概要 x
1.3.1. 機能説明
1.3.1. 機能説明 x
1.3.1.1. DUT_MODULE 1.3.1.2. トラフィック・ジェネレーター/チェッカーモジュール 1.3.1.3. DYN_CFGコントローラー 1.3.1.4. クロッキング・スキーム
1.4. ディナミック・キャリブレーションの概要 x
1.4.1. レジスター・アドレス・マップ 1.4.2. ディナミック・リコンフィグレーションAPI関数
1.5. PHY Liteビットごとの概要 x
1.5.1. ビットごとのDeskewの概念 1.5.2. リード・デスキュー・アルゴリズム
1.7. ハードウェア・テスト x
1.7.1. 開発キットのセットアップ　 1.7.2. Executable and Linking Format（.elf）プログラミングファイルの生成　 1.7.3. ハードウェアのリファレンス・デザインの実行 1.7.4. 結果
1.7.4. 結果 x
1.7.4.1. ダイナミック・キャリブレーション結果 1.7.4.2. ランダムデータ転送結果
1. インテル® Stratix® 10デバイス用のディナミック・リコンフィグレーションを使用したPHY Lite for Parallel Interfacesのリファレンス・デザイン

1.5.2. リード・デスキュー・アルゴリズム

PHY Lite for Parallel Interfaces IPコアには、キャリブレーション・エンジンやキャリブレーション・アルゴリズムは付属していません。

リード・デスキュー・アルゴリズムは、DQSをすべてのDQに中央揃えすることにより、データをキャプチャーする最適なマージンを取得するためのキャリブレーション・アルゴリズムを作成する方法を示しています。このアルゴリズムは、PHY Lite for Parallel Interfaces側の入力の次のノブを調整します。

表 2.  ノブのステップサイズ
ノブ ステップあたりの単位
DQSen delay 1つの外部インターフェイス・クロック・サイクル
DQSen phase 1、128、および2.5クロック・サイクル
Input DQS 1、256、および2.5クロック・サイクル
Input per-bit DQ 1、256、および2.5クロック・サイクル
このアルゴリズムは、次の3つのステップでコンフィグレーションされています。
  1. DQSenキャリブレーション
    • DQSen（遅延+フェーズ）設定を最小から最大までスイープします。
      for (cur_delay = PIN_DQS_EN_DLY_DLY_VAL_MIN; cur_dly <=
PIN_DQS_EN_DLY_DLY_VAL_MAX; cur_dly++) {
    for (cur_phase = PIN_DQS_EN_PHASE_DLY_VAL_MIN; cur_phase <= PIN_DQS_EN_PHASE_DLY_VAL_MAX; cur_phase++) {
    //More code goes here
    }
}
    • 反復ごとに、比較するために各ピンに5つの別々のパターンを送信します。
    • 通過するウィンドウ幅を検索します。
    • 通過ウィンドウのDQSen遅延とDQSenフェーズを中央に設定します。
  2. ビットごとのDQ デスキュー
    • 個々のdq_input_delayをスイープして、右端と左端の両方を検索します。
    • ビットごとのDQをその中心（（左端+右端）/ 2）に設定します。
  3. DQSデスキュー
    • dqs_input_delayを高から低にスイープします。
    • 通過するウィンドウ幅を検索し、DQSを中央に設定します。
レベル 2 の表題