2.1.1.2. OpenCL Kernel Interface

インテル® FPGA SDK for OpenCL: カスタム・プラットフォーム・ツールキット・ユーザーガイド

ダウンロード PDF

ID 683085

日付 10/31/2016

バージョン 16.1

Public

インテルのみ表示可能 — GUID: ewa1403031026702

Ixiasoft

詳細を見る

2.1.1.2. OpenCL Kernel Interface

OpenCL™ Kernel Interface は、ホスト・インターフェイスが OpenCL カーネルへのアクセスと制御が可能な Qsys コンポーネントです。

表 7. OpenCL Kernel Interface コンポーネントのパラメーターの設定
パラメーター	説明
Number of global memory systems	ボードデザインのグローバル・メモリー・タイプの数です。

表 8. OpenCL Kernel Interface コンポーネントの信号とポート
信号とポート	説明
`clk`	ホスト・コントロール・インターフェイスで使用されるクロック入力です。`clk`のクロックレートはスローにすることができます。
`reset`	このリセット入力はコントロール・インターフェイスをリセットします。また、すべてのカーネルロジックをリセットする`kernel_reset`信号をトリガーします。
`kernel_ctrl`	このスレーブポートを使用し、OpenCL ホスト・インターフェイスに接続します。このインターフェイスはカーネルの引数を設定し、カーネルの実行を開始する低速インターフェイスです。
`kernel_clk`	このクロック入力をドライブする OpenCL Kernel Clock Generator からの`kernel_clk`出力です。
`kernel_cra`	このAvalon®-MM マスター・インターフェイスは、インテル® FPGA SDK for OpenCL™オフライン・コンパイラーで生成されたカーネルと直接通信します。Avalon-MM インターフェイスを OpenCL Kernel Interface にエクスポートし、board_spec.xmlファイルに名前を付けます。
`sw_reset_in`	必要に応じて、OpenCL ホスト・インターフェイスは、`kernel_ctrl`インターフェイスを介してカーネルをリセットします。ボードデザインがカーネルリセットを要求する場合、このリセット入力を介してリセットができます。その他の場合、インターフェイスをグローバル・パワーオンリセットに接続します。
`kernel_reset`	このリセット出力を使用して、カーネルとカーネルと通信するその他のハードウェアをリセットします。警告: このリセットは MMD のオープンとクローズ間のコールで発生します。したがって、MMD の動作で必要なすべてのリセットは実行しないでください。
`sw_reset_export`	このリセット出力は`kernel_reset`と同じですが、`clk`インターフェイスに同期されています。この出力を使用して`kernel_clk`クロックドメインにないロジックをリセットしますが、カーネルをリセットするたびにリセットを行う必要があります。
`acl_bsp_memorg_host`	これらの信号は、メモリー・インターフェイスに使用されます。 OpenCL Kernel Interface コンポーネントのパラメーター・エディターで指定するグローバルメモリー・システムの数に基づいて、 Quartus® Primeソフトウェアは、それぞれ異なる 16 進数の接尾辞を有するこのシグナルに対応した数のコピーを作成します。各信号を、各グローバルメモリー・システム (DDR など ) に関連付けられた OpenCL Memory Bank Divider コンポーネントに接続します。次に、board_spec.xmlファイルにある`global_mem`エレメントの`config_addr`属性に、16 進数の接尾辞をリストします。
`kernel_irq_from_kernel`	カーネルからの割り込み入力です。この信号は、board_spec.xmlファイルにエクスポートされ、名前が付けられます。
`kernel_irq_to_host`	カーネルからの割り込み出力です。この信号はホスト・インターフェイスに接続します。