インテルのみ表示可能 — GUID: tvy1628558455792
Ixiasoft
5.3. EMI
電磁干渉 (EMI) は、時間に対する電流または電圧の変化に正比例します。EMIは、回路の直列インダクタンスにも正比例します。すべてのPCBによってEMIが生成されます。
クロストークの最小化、適切な接地、適切なレイヤーのスタックアップなどの予防措置により、EMIの問題を大幅に減らすことができます。
各信号レイヤーは、グランドプレーンと電源プレーンの間に配置します。インダクタンスは、電荷によってカバーされる電荷の発生源からグランドまでの距離に正比例します。この距離が短くなると、インダクタンスも小さくなります。したがって、グランドプレーンを信号源の近くに配置すると、インダクタンスが減少し、EMIを抑制するのに役立ちます。図 83 で示しているのは、8層スタックアップの例です。このスタックアップでは、ストリップライン信号層は、電源プレーンとGNDプレーンによって中央に配置されているため、最も静音になります。電源プレーンの隣のソリッド・グランド・プレーンによって生成される分配キャパシタンスは、等価直列インダクタンス (ESL) が低くなっています。ICのエッジレートが速くなると、こうした方法はEMIを抑制するのに役立ちます。
図 83. 8層スタックアップの例
コンポーネントの選択とボード上の適切な配置は、EMIを制御するために非常に重要です。次のガイドラインは、EMIの低減に役立ちます。
- 低インダクタンス・コンポーネントを選択します (低ESR、低ESLの表面実装コンデンサーなど)。
- 適切なリターンパスを提供し、ループ・インダクタンスを最小限に抑えます。
- 電源プレーンの隣にソリッド・グランド・プレーンを使用します。
- 分割電源プレーンに隣接してグランドプレーンを使用します (アナログおよびデジタル回路)。