インテルのみ表示可能 — GUID: lbk1628558352190
Ixiasoft
5.1.5.1. シングルエンドのトレース配線
シングルエンドのトレースでは、ソースとロード/レシーバーを接続します。シングルエンのトレースは、一般的なポイントツーポイント配線、クロック配線、低速、および非クリティカルI/O配線に使用します。このセクションでは、クロック信号のさまざまな配線方式について説明します。次のタイプの配線を使用して、複数のデバイスを同じクロックで駆動することができます。
次のガイドラインを使用して、クロック伝送線路のシグナル・インテグリティーを向上させます。
- デイジーチェーン配線
- スタブ使用
- スタブ不使用
- スター配線
- 蛇行配線
- クロックトレースは、できるだけ直線に保ちます。直角に曲げるのではなく、円弧状のトレースを使用します。
- クロック信号には、複数の信号レイヤーを使用しないでください。
- クロック伝送線路では、ビアを使用しないでください。ビアはインピーダンスの変化と反射の原因になる可能性があります。
- グランドプレーンは、外側のレイヤーの隣に配置して、ノイズを最小限に抑えます。内側のレイヤーを使用してクロックトレースを配線する場合は、レイヤーをリファレンス・プレーンの間に挟みます。
- クロック信号を終端処理して、反射を最小限に抑えます。
- クロックトレースは、できるだけポイントツーポイントで使用します。
デイジーチェーン (スタブ使用)
デイジーチェーン配線は、一般的な方法としてPCBのデザインに使われます。デイジーチェーン配線の欠点の1つは、デバイスをメインバスに接続するために、通常、スタブ (短いトレース) が必要になることです (図 18 参照)。スタブが長すぎると、伝送線路の反射を誘発し、信号品質が低下します。したがって、スタブの長さは次の条件を超えないようにしてください。
TDstub < ( T10% to 90% )/3
ただし、TDstub = スタブの電気的遅延T10％ から90％ = 信号エッジの立ち上がり時間または立ち下がり時間
立ち上がり時間エッジが1nsの場合、スタブの長さは0.5インチ未満にする必要があります。デザインで複数のデバイスを使用する場合は、すべてのスタブ長を等しくして、クロックスキューを最小限に抑える必要があります。図1では、スタブ配線を示しています。可能であれば、PCBデザインでは、スタブの使用は避けるべきでしょう。高速デザインの場合、スタブが非常に短くても、シグナル・インテグリティーの問題を引き起こす可能性があります。
図 18. デイジーチェーン配線 (スタブ使用)
図 19、図 20、 図 21 で示しているSPICEシミュレーションでは、異なるスタブ長を使用しています。スタブが短くなると、反射ノイズが少なくなります。反射ノイズが少なくなるため、アイ開口部は大きくなります。
図 19. スタブの長さ = 0.5インチ
図 20. スタブの長さ = 0.25インチ
図 21. スタブの長さ = 0インチ
デイジーチェーン (スタブ不使用)
図 22 で示しているデイジーチェーン配線では、メインバスがデバイスピンを通過し、スタブを排除しています。このレイアウトは、メインバスとスタブ間のインピーダンス不整合のリスクが排除され、シグナル・インテグリティーの問題が最小限に抑えられます。
図 22. デイジーチェーン配線 (スタブ不使用)
スター配線
スター配線では、クロック信号はすべてのデバイスに同時に送信されます (図 23 参照)。したがって、クロックソースとデバイス間のすべてのトレース長を一致させて、クロックスキューを最小限に抑える必要があります。シグナル・インテグリティーの問題を最小限に抑えるため、各負荷は同一である必要があります。スター配線では、メインバスのインピーダンスは、複数のデバイスに接続する長いトレースのインピーダンスと一致させてください。
図 23. スター配線
蛇行配線
ソースロードと複数のロードの間の等しい長さのトレースがデザインに必要な場合は、いくつかのトレースを曲げて、トレースの長さに一致させます (図 24 参照)。トレースの曲がりが適切でないと、シグナル・インテグリティーおよび伝播遅延に影響します。クロストークを最小限に抑えるには、S ≥ 3 x H (Sは平行断面間の間隔、Hはリファレンス・グランド・プレーンからの信号トレースの高さ) を確保してください。
図 24. 蛇行配線
可能であれば、蛇行配線は避けることをお勧めします。その代わりに、円弧を使用して、同じ長さのトレースを作成してください。