インテルのみ表示可能 — GUID: qqd1628558354273
Ixiasoft
5.1.5.2. 差動トレース配線
シグナル・インテグリティーを最大化するには、高速デザインでは、適切な差動信号の配線技術が重要です。図 25 で示している差動ペアでは、マイクロストリップのレイアウトを使用しています。
図 25. 差動トレース配線
注: 差動ペアを2つ使用する場合は、次のガイドラインに従ってください。
- D = 2つの差動ペア信号間の距離。W = 差動ペアのトレースの幅。S = 差動ペアのトレース間の距離。H = グループプレーンからの誘電体の高さ。
- D > 2S にして、2つの差動ペア間のクロストークを最小限に抑えてください。
- 反射ノイズを最小限に抑えるため、デバイスを離れるときの差動トレースが S = 3H になるように配置してください。
- 差動トレース (S) 間の距離は、トレース長全体にわたって一定に保ってください。
- 2つの差動トレースの長さは同じにして、スキューと位相差を最小限に抑えてください。
- 複数のビアは使用しないでください。使用すると、インピーダンス不整合やインダクタンスが発生する可能性があります。