インテルのみ表示可能 — GUID: ehf1582792087793
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: ehf1582792087793
Ixiasoft
6.6.2. リコンフィグレーション・オプション: IOPLL Reconfig IPコアを使用したアドバンスト・モードのリコンフィグレーションおよび再キャリブレーション
I/O PLLリコンフィグレーション動作の完了後、I/O PLLは、次のコンフィグレーションで中帯域幅で動作します。
- 400MHz、カウンター C1 出力で0psの位相シフト
- 200MHz、カウンター C2 出力で0psの位相シフト
I/O PLLリコンフィグレーション動作が完了すると、ステートマシンによりI/O PLL再キャリブレーション・プロセスが開始します。
アドバンスト・モードのリコンフィグレーションを使用してデザイン例を実行するには、次の手順を実行します。
- AN.stp ファイルを開き、デバイスの top.sof をプログラムします。
- In-System Sources & Probes IPコアで、mode_0 を高パルスにアサートし、mode_1 は低パルスのままにします。
- mgmt_reset 信号で高パルスをアサートして、IOPLL Reconfig IPコアをリセットします。
- reset_SM 信号に高パルスをアサートし、I/O PLLリコンフィグレーション動作を開始します。
図 27. アドバンスト・モードのリコンフィグレーションのデザイン例の波形例