インテルのみ表示可能 — GUID: vps1548729353015
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: vps1548729353015
Ixiasoft
2.2.8. プログラマブル・フェーズ・シフト
プログラマブル・フェーズ・シフト機能を使用すると、I/O PLLによってのみ、固定位相オフセットの出力クロックを生成することができます。
PLLのVCO周波数によって、位相シフトの精度が決まります。位相シフトの最小増分は、VCO周期の1/8です。例えば、I/O PLLが動作するVCO周波数が1000MHzの場合、125ps の位相シフトステップが可能です。
インテル® Quartus® Prime開発ソフトウェアでは、IPコアに入力したユーザー指定の位相シフト値に合わせて、VCO周波数を自動調整します。