インテルのみ表示可能 — GUID: ahl1548729081048
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: ahl1548729081048
Ixiasoft
2.2.2. PLLの使用
I/O バンクI/O PLL は、メモリー・インターフェイスとLVDS SERDESでの使用に最適化されています。I/OバンクI/O PLLとファブリック・フィードI/O PLLの両方を使用することで、次のことが可能になります。
- ボード上の必要なオシレーター数の削減
- 1つのリファレンス・クロック・ソースから複数のクロック周波数を合成することによるFPGAで使用するクロックピンの削減
- 外部メモリー・インターフェイスおよび高速LVDSインターフェイスのデザインの簡素化
- I/O PLLとI/Oの密結合によるタイミング収束の容易化
- クロック・ネットワーク遅延の補償
- ゼロ遅延バッファー