インテルのみ表示可能 — GUID: din1548729065284
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: din1548729065284
Ixiasoft
2.2.1. PLLの機能
機能 | I/OバンクI/O PLL | ファブリック・フィードI/O PLL |
---|---|---|
整数PLL | あり | あり |
C 出力カウンター数 | 7 | 3 |
M カウンター分周係数範囲 | 4から160 | 4から160 |
N カウンター分周係数範囲 | 1から110 | 1から110 |
C カウンター分周係数範囲 | 1から512 | 1から512 |
専用外部クロック出力 2 | あり | — |
専用クロック入力ピン3 | あり | あり |
外部フィードバック入力ピン | あり | — |
ソース同期補償 4 | あり | あり |
直接補償 | あり | あり |
通常補償 4 | あり | あり |
ゼロ遅延バッファー補償 | あり | — |
外部フィードバック補償 | あり | — |
LVDS補償 | あり | — |
電圧制御発振器 (VCO) 出力によるDPAクロックの駆動 | あり | — |
位相シフト解像度5 | 78.125ps | 78.125ps |
プログラマブル・デューティー・サイクル | あり | あり |
パワーダウン・モード | あり | あり |
帯域幅の設定 | 低、中、高 | 中および高 |
スペクトラム拡散入力クロックの追跡 6 | あり | あり |
スペクトラム拡散クロック・パラメーター | 設定 |
---|---|
変調周波数 | 200kHz |
センターまたはダウンスプレッド | ダウンスプレッド |
周波数偏差 | ± 1% |
変調プロファイル | 三角形 |
2 専用外部クロック出力の場合、IOPLL Intel FPGA IPコア経由の外部クロック出力ポートへのアクセスをイネーブルしてください。各I/OバンクI/O PLLに対して2つの専用外部クロック出力が使用可能です。
3 I/O PLLでは、専用クロック入力ピンのTrue Differential Signalingのみをサポートします。
4 この補償モードには、非専用フィードバック・パス・オプションが使用可能です。
5 最小位相シフトは、VCO周期を8で割った値によって決まります。度単位のインクリメントについては、FシリーズおよびIシリーズ・デバイスの場合、すべての出力周波数を少なくとも45°のインクリメントでシフトできます。周波数と分周パラメーターに応じて、より度数の小さいインクリメントも可能です。
6 入力クロックのジッターが入力ジッター許容仕様の範囲内であることが条件です。インテルでは、スペクトラム拡散サポート・プロファイルはダウンスプレッド、± 0.5%、Fmod = 200kHzを推奨します。