インテルのみ表示可能 — GUID: sna1667971393958
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: sna1667971393958
Ixiasoft
2.2.13. PLLのキャリブレーション
I/O PLLには、アナログとデジタルの両方のブロックが含まれています。これには、プロセス、電圧、温度 (PVT) の変動を補償するためのキャリブレーションが必要です。FシリーズおよびIシリーズでは、I/Oマネージャーを使用して、キャリブレーション・ルーチンを実行します。
キャリブレーションには主に2つのタイプがあります。
- パワーアップ時のキャリブレーション: デバイスのパワーアップ時に自動で開始し、デバイス・コンフィグレーション中に実行されます。
- ユーザー・キャリブレーション: ダイナミック・リコンフィグレーションを実行する場合や、I/O PLLのリファレンス・クロック周波数を変更する場合は、ユーザー・キャリブレーションを実行してください。必要なキャリブレーション・シーケンスをイネーブルする必要があります。
キャリブレーション・プロセスを正常に完了するには、OSC_CLK_1 クロック、およびI/O PLLを駆動するすべてのリファレンス・クロックは、FPGAコンフィグレーションの開始時に安定してフリーランニングである必要があります。クロック・スイッチオーバーがイネーブルされている場合、両方のリファレンス・クロックがキャリブレーション用に存在している必要があります。ユーザーモードで、I/O PLLによるリファレンス・クロックがコンフィグレーション中に検出されない場合、キャリブレーション試行は周期的に継続されます。キャリブレーションが完了すると、I/O PLLは自動でロックされます。