インテルのみ表示可能 — GUID: owu1564731015655
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: owu1564731015655
Ixiasoft
6.5.2. クロック・ゲーティング・リコンフィグレーション用の出力クロックおよび対応データビットの設定
出力クロック | データバスのビット設定 (バイナリー) | |
---|---|---|
C1 | data[0] | ゲーティングあり = 1'b1 ゲーティングなし = 1'b0 |
C2 | data[1] | |
C3 | data[2] | |
C4 | data[3] | |
C5 | data[4] | |
C6 | data[5] | |
C7 | data[6] |