インテルのみ表示可能 — GUID: zaz1548729300213
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: zaz1548729300213
Ixiasoft
2.2.6.4. 通常補償モード
通常補償モードの内部クロックは、入力クロックピンは位相アライメントされています。このモードで接続すると、外部クロック出力ピンには、クロック入力ピンに対する位相遅れが生じます。 インテル® Quartus® Prime タイミング・アナライザーでは、この2つの間の位相差を報告します。通常補償モードでは、遅延がクロック・ネットワークによるものである場合は、完全に補償されます。通常補償モードでは、1つの出力クロックのみが補償されます。
図 14. 通常補償モードでのPLLクロック間の位相関係の例