インテルのみ表示可能 — GUID: bzl1564730634155
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: bzl1564730634155
Ixiasoft
6.3.1. .mifストリーミング・リコンフィグレーション
.mif ストリーミングでは、IOPLL Reconfig IP コアを介してI/O PLLのダイナミック・リコンフィグレーションを実行できます。これには、オンチップRAMに保存されている事前定義済みの設定を使用します。 この事前定義済みのコンフィグレーション (最大32個のI/O PLLコンフィグレーション) を含む .mif ファイルをIOPLL IPコアのパラメーター・エディターで生成する必要があります。
.mif ストリーミング・リコンフィグレーションを実行するには、次の手順に従います。
- mgmt_address[9:8] = 2’b00に設定して .mif ストリーミング・モードを選択し、mgmt_writedata[4:0] を .mif ファイル内の目的のコンフィグレーションのインデックスに設定します。
- .mif ストリーミング・リコンフィグレーションをI/O PLLで開始するには、mgmt_write 信号を1 mgmt_clk サイクルの間アサートします。mgmt_waitrequest はIOPLL Reconfig IPコアによってアサートされ、その一方で .mif ストリーミングが進行します。
- リコンフィグレーションの完了後、mgmt_waitrequest 信号がデアサートされます。
- IOPLL Reconfig IPコアのパラメーター・エディターで、Assert waitrequest until IOPLL has lockedオプションを選択すると、I/O PLLがロックされます。もしくは、I/O PLLがロックするまで待機すれば、I/O PLLのリコンフィグレーションが完了したことが確認できます。
再キャリブレーションは、.mif ストリーミング・リコンフィグレーションの場合は自動で行われます。.mif ファイルを使用して再キャリブレーションを手動でトリガーする場合は、.mifを使用した再キャリブレーション のセクションの手順に従います。