インテルのみ表示可能 — GUID: zjo1548749578237
Ixiasoft
1. Intel Agilex® 7 FPGA FシリーズおよびIシリーズのクロッキングおよびPLLの概要
2. FシリーズおよびIシリーズのクロッキングおよびPLLのアーキテクチャーと機能
3. FシリーズおよびIシリーズのクロッキングおよびPLLのデザインの考慮事項
4. Clock Control Intel FPGA IPコア
5. IOPLL Intel FPGA IPコア
6. IOPLL Reconfig Intel FPGA IPコア
7. Intel Agilex 7のクロッキングおよびPLLユーザーガイド: FシリーズおよびIシリーズのアーカイブ
8. Intel Agilex® 7クロッキングおよびPLLユーザーガイドの文書改訂履歴
インテルのみ表示可能 — GUID: zjo1548749578237
Ixiasoft
3.3. ガイドライン: PLLのリセット
PLLをリセットする場合は、次のガイドラインを参照してください。
- M カウンター、N カウンター、またはループフィルターの設定を変更すると、I/O PLLのロックが解除され、再ロックされることがあります。リファレンス・クロックと出力クロック間の適切な位相関係を維持するには、リコンフィグレーションの完了後、areset 信号をアサートしてI/O PLLをリセットします。インテルでは、 M カウンター、N カウンター、またはループフィルター設定に対するリコンフィグレーション動作を行った後は、必ずI/O PLLをリセットすることをお勧めします。
- C カウンターの設定を変更すると、C カウンター間の想定した位相関係が失われる可能性があります。リコンフィグレーションの完了後、areset 信号をアサートして、想定した位相関係を復元します。位相関係がアプリケーションにとって重要でない場合は、リセットは必要ありません。
- I/O PLLをリセットしても、カウンターやループフィルターの設定は変更されません。ただし、I/O PLLをリセットすると、実行済みのダイナミック・フェーズ・シフト動作はすべて元に戻されます。I/O PLLがリセットされると、C カウンターの位相シフトは、元々プログラムされていた設定に復元されます。