SDI Audio Intel FPGA IPのユーザーガイド

ダウンロード PDF
ID 683333
日付 6/21/2022
Public
ドキュメント目次
ドキュメント目次 x
1. SDI Audio Intel FPGA IPの概要 2. SDI Audio Intel FPGA IPのご利用にあたって 3. SDI Audio Intel FPGA IPの機能の説明 4. SDI Audio Intel FPGA IPのパラメーター 5. SDI Audio Intel FPGA IPのインターフェイス信号 6. SDI Audio Intel FPGA IPのレジスター 7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ 8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴
1. SDI Audio Intel FPGA IPの概要 x
1.1. リリース情報
2. SDI Audio Intel FPGA IPのご利用にあたって x
2.1. SDI Audio Intel FPGA IPのインスタンス化 テストベンチのシミュレーション
3. SDI Audio Intel FPGA IPの機能の説明 x
3.1. SDI Audio Embed IPコア 3.2. SDI Audio Extract IPコア 3.3. SDI Clocked Audio Input IPコア 3.4. SDI Clocked Audio Output IPコア 3.5. AESの形式 3.6. Avalon-STオーディオ・インターフェイス
4. SDI Audio Intel FPGA IPのパラメーター x
4.1. SDI Audio Embedのパラメーター 4.2. SDI Audio Extractのパラメーター 4.3. SDI Clocked Audio Inputのパラメーター 4.4. SDI Clocked Audio Outputのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号 x
5.1. SDI Audio Embedの信号 5.2. SDI Audio Extractの信号 5.3. SDI Clocked Audio Inputの信号 5.4. SDI Clocked Audio Outputの信号 5.5. SDI Audio IPのレジスター・インターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター x
6.1. SDI Audio Embedのレジスター 6.2. SDI Audio Extractのレジスター 6.3. SDI Clocked Audio Inputのレジスター 6.4. SDI Clocked Audio Outputのレジスター
1. SDI Audio Intel FPGA IPの概要
2. SDI Audio Intel FPGA IPのご利用にあたって
3. SDI Audio Intel FPGA IPの機能の説明
4. SDI Audio Intel FPGA IPのパラメーター
5. SDI Audio Intel FPGA IPのインターフェイス信号
6. SDI Audio Intel FPGA IPのレジスター
7. SDI Audio Intel FPGA IPのユーザーガイド・アーカイブ
8. SDI Audio Intel FPGA IPのユーザーガイド改訂履歴

5.5. SDI Audio IPのレジスター・インターフェイス信号

SDI Audio IPコアはすべて、同じレジスター・インターフェイス信号を使用します。

レジスター・インターフェイスは、標準の8ビット幅のAvalon-MMスレーブです。
表 24.  SDI Audio IPのレジスター・インターフェイス信号

信号

幅

方向

詳細
reg_clk

[0:0]

入力

 Avalon-MMレジスター・インターフェイスのクロック
reg_reset

[0:0]

入力

 Avalon-MMレジスター・インターフェイスのリセット
reg_base_addr

[5:0]

入力

Avalon-MMレジスター・インターフェイスのリセット
reg_burst_count

[5:0]

入力

 バイトでの転送サイズ
reg_waitrequest

[0:0]

出力

 待機要求
reg_write

[7:0]

入力

 書き込み要求
reg_writedata

[0:0]

入力

 ターゲットに書き込まれるデータ
reg_read

[0:0]

入力

 読み出し要求
reg_readdatavalid

[0:0]

出力

 読み出しレイテンシー後の要求読み出しデータのValid
reg_readdata

[7:0]

出力

 ターゲットから読み出されたデータ
レベル 2 の表題